Agilex™ 5 FPGA & SoCデバイスの概要

ID 762191
日付 4/01/2024
Public
ドキュメント目次
1. Agilex™ 5 FPGA & SoCの概要 2. Agilex™ 5 FPGA & SoCファミリープラン 3. 第2世代 Hyperflex® コア・アーキテクチャー 4. Agilex™ 5 FPGA & SoCにおけるアダプティブ・ロジック・モジュール 5. Agilex™ 5 FPGA & SoCにおける内部エンベデッド・メモリー 6. Agilex™ 5 FPGA & SoCにおける可変精度DSP 7. Agilex™ 5 FPGA & SoC におけるコア・クロック・ネットワーク 8. Agilex™ 5 FPGA & SoCにおける汎用I/O 9. Agilex™ 5 FPGA & SoCにおけるI/O PLL 10. Agilex™ 5 FPGA & SoCにおける外部メモリー・インターフェイス 11. Agilex™ 5 SoCにおけるハード・プロセッサー・システム 12. Agilex™ 5 FPGA & SoCにおけるFPGAトランシーバー 13. Agilex™ 5 FPGA & SoCにおける MIPI* プロトコルサポート 14. Agilex™ 5 FPGA & SoCにおけるバリアブルピッチBGA (VPBGA) パッケージデザイン 15. PCIe* を使用した Agilex™ 5 FPGA & SoC向けプロトコル経由コンフィグレーション 16. Agilex™ 5 FPGA & SoCにおけるデバイス・コンフィグレーションおよびSDM 17. Agilex™ 5 FPGA & SoCにおけるパーシャル・コンフィグレーションおよびダイナミック・コンフィグレーション 18. Agilex™ 5 FPGA & SoCにおけるデバイス・セキュリティー 19. Agilex™ 5 FPGA & SoCにおけるSEUエラー検出および訂正 20. Agilex™ 5 FPGA & SoCの消費電力管理 21. Agilex™ 5 FPGA & SoCにおけるソフトウェアおよびツール 22. Agilex™ 5 FPGA & SoCデバイスの概要の改訂履歴

10. Agilex™ 5 FPGA & SoCにおける外部メモリー・インターフェイス

Agilex™ 5 FPGA & SoCの特徴として、充実した外部メモリー帯域幅があります。この帯域幅に伴って、高性能ハード・メモリー・コントローラーのデザインの容易性、低消費電力、およびリソース効率がもたらされます。ハードまたはソフト・メモリー・コントローラーを使用してコンフィグレーション可能な外部メモリー・インターフェイス幅は、最大72ビットです。
図 8. ハード・メモリー・コントローラー

各I/Oバンクには、汎用I/O 96個と高効率ハード・メモリー・コントローラー2個が含まれています。ハード・メモリー・コントローラーでサポートするさまざまなメモリータイプは、それぞれパフォーマンス性能が異なります。ハード・メモリー・コントローラーをバイパスして、ソフト・メモリー・コントローラーをユーザーロジックに実装することができます。

各I/Oに含まれているハードDDR読み出しおよび書き込みパス (PHY) では、次のような主要なメモリー・インターフェイス機能を実行できます。

  • 読み出しおよび書き込みの平準化
  • FIFOバッファリングによるレイテンシーの低減とマージンの向上
  • タイミング・キャリブレーション
  • オンチップ終端

ハード・マイクロコントローラーは、タイミング・キャリブレーションを支援します。インテルでは、ハード・マイクロコントローラーをカスタマイズして、複数のメモリー・インターフェイスのキャリブレーションの制御ができるようにしました。このキャリブレーションにより、 Agilex™ 5デバイスでは、 Agilex™ 5デバイス、または外部メモリーデバイス内のプロセス、電圧、温度 (PVT) のばらつきを補正することができるようになります。高度なキャリブレーション・アルゴリズムにより、最大帯域幅と堅牢なタイミングマージンが、すべての動作条件で保証されます。