1.1. Agilex™ 5 FPGA & SoCにおける主な機能およびイノベーション
Agilex™ 5 FPGA & SoCは、パフォーマンスを最適化したDシリーズFPGAと消費電力を最適化したEシリーズFPGAで構成されています。
機能およびイノベーション | DシリーズFPGA | EシリーズFPGA | |
---|---|---|---|
デバイスグループ A | デバイスグループ B | ||
プロセス・テクノロジー | Intel® 7 | ||
アーキテクチャーアーキテクチャー | モノリシック・ダイ | ||
パッケージング | 最小ボールピッチ0.65mm 1 のバリアブルピッチBGA (VPBGA) パッケージにより、小型フォームファクターに対応し、PCBレイヤー数を削減 | 最小ボールピッチ0.65mm 1の可変ピッチBGA (VPBGA) パッケージにより、小型フォームファクターに対応し、PCBレイヤー数を削減 |
|
コア・ファブリック | 第2世代 Hyperflex® コア・ファブリック | ||
ロジックエレメント (LE) | 103Kから644K | 138Kから656K | 50Kから656K |
オンチップRAM | MLABおよびM20K | ||
69Mb | 38Mb | 38Mb | |
可変精度DSP | 業界をリードするデジタル信号処理 (DSP) のサポート、最大38TFLOPS | ||
AI Tensorブロック | サポートあり | ||
クロッキングおよびPLL |
|
||
汎用I/O |
|
||
MIPI* D-PHY* v2.5 | レーンあたり最大3.5Gbps 2 | レーンあたり最大3.5Gbps 2 | レーンあたり最大3.5Gbps 3 |
外部メモリー・インターフェイス | 第4世代スケーラブル統合ハード・メモリー・コントローラーおよびPHY | ||
|
|
|
|
暗号化手法 | SDMにより Advanced Encryption Standard (AES) をサポート | ||
トランシーバー・ハードIP |
|
||
|
|
|
|
SDM | 専用セキュア・デバイス・マネージャー (SDM) ピン:
|
||
HPS (SoCのみ) |
マルチコア ARM* プロセッサーを内蔵したハード・プロセッサー・システム (HPS):
|
||
省電力 | 包括的な先進省電力機能のセットにより、前世代の高性能FPGAと比較して最大40% の低消費電力を実現 |
1 0.65mm は、最小ボールピッチであり、 信号トレースの配線を意図するものではありません。VPBGAデザインは、0.8mmデザイン規則および標準的なメッキ・スルー・ホール (PTH) ビアの使用要件を満たしています。
2 最大3.5Gbps (標準的なリファレンス・チャネル)、最大2.5Gbps (長いリファレンス・チャネル)
3 最大2.5Gbps (標準的なリファレンス・チャネルおよび長いリファレンス・チャネル)