インテルのみ表示可能 — GUID: ieb1661511740834
Ixiasoft
1. Agilex™ 5 FPGA & SoCの概要
2. Agilex™ 5 FPGA & SoCファミリープラン
3. 第2世代 Hyperflex® コア・アーキテクチャー
4. Agilex™ 5 FPGA & SoCにおけるアダプティブ・ロジック・モジュール
5. Agilex™ 5 FPGA & SoCにおける内部エンベデッド・メモリー
6. Agilex™ 5 FPGA & SoCにおける可変精度DSP
7. Agilex™ 5 FPGA & SoC におけるコア・クロック・ネットワーク
8. Agilex™ 5 FPGA & SoCにおける汎用I/O
9. Agilex™ 5 FPGA & SoCにおけるI/O PLL
10. Agilex™ 5 FPGA & SoCにおける外部メモリー・インターフェイス
11. Agilex™ 5 SoCにおけるハード・プロセッサー・システム
12. Agilex™ 5 FPGA & SoCにおけるFPGAトランシーバー
13. Agilex™ 5 FPGA & SoCにおける MIPI* プロトコルサポート
14. Agilex™ 5 FPGA & SoCにおけるバリアブルピッチBGA (VPBGA) パッケージデザイン
15. PCIe* を使用した Agilex™ 5 FPGA & SoC向けプロトコル経由コンフィグレーション
16. Agilex™ 5 FPGA & SoCにおけるデバイス・コンフィグレーションおよびSDM
17. Agilex™ 5 FPGA & SoCにおけるパーシャル・コンフィグレーションおよびダイナミック・コンフィグレーション
18. Agilex™ 5 FPGA & SoCにおけるデバイス・セキュリティー
19. Agilex™ 5 FPGA & SoCにおけるSEUエラー検出および訂正
20. Agilex™ 5 FPGA & SoCの消費電力管理
21. Agilex™ 5 FPGA & SoCにおけるソフトウェアおよびツール
22. Agilex™ 5 FPGA & SoCデバイスの概要の改訂履歴
インテルのみ表示可能 — GUID: ieb1661511740834
Ixiasoft
12.2. Agilex™ 5 FPGA GTSトランシーバーのPCS機能
Agilex™ 5 FPGA & SoCのPMAチャネルは、コンフィグレーション可能でバイパス可能なPCSインターフェイス層を介してコアロジックとインターフェイス接続します。
PCSに含まれている複数のギアボックス実装は、PMAとPCSのインターフェイス幅を切り離すためのものです。FPGAファブリック・インターフェイスに対するGTSトランシーバー (オプションのFECまたはPCSを備えたPMA) は、8ビットから最大66ビットのオプションをサポートします。この機能により、幅広いアプリケーションを実装できます。
PCSハードIPは、幅広いデータレートとエンコード方式で、さまざまな標準および独自のプロトコルをサポートします。