6. Agilex™ 5 FPGA & SoCにおける可変精度DSP

Agilex™ 5 FPGA & SoCデバイスの概要

ダウンロード PDF

ID 762191

日付 4/01/2024

バージョン current

Public

Agilex™ 5 FPGA & SoCは、 AI Tensorブロックを備えた初のミッドレンジまたはエッジセントリック FPGAとして、エッジAIアプリケーションに最適な選択肢になっています。

単一のDSPブロックでのINT8動作の場合、 Agilex™ 5 FPGA & SoCにより、理論上のピークTOPSが向上します。

演算密度の大幅な向上により¹⁴ 、 Agilex™ 5 FPGA & SoCには、標準的なDSPブロックの同じフットプリントに、より多くの乗算器と累算器を搭載しています。

FPGA AI Suite (FPGA AI) では、新たなAI機能をサポートします。FPGA AI Suiteにより、Caffe、 PyTorch* 、 TensorFlow* などの業界標準フレームワークからFPGAビットストリームへのプッシュボタン・フローが可能になります。

さらに、 Agilex™ 5 FPGA & SoCは、ハード固定小数点およびIEEE 754準拠の浮動小数点機能を持つ従来のインテル® FPGAの可変精度DSPアーキテクチャーも引き継いでいます。

固定小数点モードでは、DSPブロックをコンフィグレーションして、9×9から54×54までの精度で信号処理をサポートするようにできます。

可変精度DSPでは、浮動小数点の加算、乗算、乗算加算、および乗算累積をサポートします。

専用の64ビット・カスケード・バスを使用すると、複数の可変精度DSPブロックをカスケード接続して、より高精度のDSP機能を効率的に実装できます。

表 13. Agilex™ 5 FPGA & SoC における可変精度DSPブロックのコンフィグレーション次の表に示すのは、 Agilex™ 5 FPGA & SoC が、DSPブロック内または複数のDSPブロックを利用して異なる精度に対応する方法です。
乗算器	DSPブロックリソース使用率	想定アプリケーション
9×9ビット	可変精度DSPブロックの6分の1 (DSPブロック1個で9×9を6個サポート可能)	低精度固定小数点
18×19ビット	可変精度DSPブロックの2分の1	中精度固定小数点
27×27ビット	可変精度DSPブロック1個	高精度固定小数点
19×36ビット	可変精密DSPブロック1個 (外部加算器付き)	固定小数点高速フーリエ変換 (FFT)
36×36ビット	可変精密DSPブロック2個 (外部加算器付き)	超高精度固定小数点
54×54ビット	可変精密DSPブロック4個 (外部加算器付き)	倍精度固定小数点
半精度浮動小数点	可変精度DSPブロック1個 (FP16、FP19、またはBFLOAT16乗算器用の乗算器2個と累算器1個を含む)	半精度浮動小数点
単精度浮動小数点	可変精度DSPブロック1個 (FP32乗算器1個と累算器1個を含む)	単精度浮動小数点
AI Tensorブロック	INT8×INT8乗算器10個のテンソル固定小数点および浮動小数点の2つの計算の合計	10要素ベクトル計算のテンソル内積
複素乗算モード	可変精度DSPブロック1個 (16×16 ± 16×16)	INT16複素乗算

¹⁴ 演算密度は、任意のプロセスノードにおいて、1mm² のシリコンにいくつのドット積を収めることができるかを示す指標です。