Agilex™ 5 FPGA & SoCデバイスの概要

ID 762191
日付 4/01/2024
Public
ドキュメント目次
1. Agilex™ 5 FPGA & SoCの概要 2. Agilex™ 5 FPGA & SoCファミリープラン 3. 第2世代 Hyperflex® コア・アーキテクチャー 4. Agilex™ 5 FPGA & SoCにおけるアダプティブ・ロジック・モジュール 5. Agilex™ 5 FPGA & SoCにおける内部エンベデッド・メモリー 6. Agilex™ 5 FPGA & SoCにおける可変精度DSP 7. Agilex™ 5 FPGA & SoC におけるコア・クロック・ネットワーク 8. Agilex™ 5 FPGA & SoCにおける汎用I/O 9. Agilex™ 5 FPGA & SoCにおけるI/O PLL 10. Agilex™ 5 FPGA & SoCにおける外部メモリー・インターフェイス 11. Agilex™ 5 SoCにおけるハード・プロセッサー・システム 12. Agilex™ 5 FPGA & SoCにおけるFPGAトランシーバー 13. Agilex™ 5 FPGA & SoCにおける MIPI* プロトコルサポート 14. Agilex™ 5 FPGA & SoCにおけるバリアブルピッチBGA (VPBGA) パッケージデザイン 15. PCIe* を使用した Agilex™ 5 FPGA & SoC向けプロトコル経由コンフィグレーション 16. Agilex™ 5 FPGA & SoCにおけるデバイス・コンフィグレーションおよびSDM 17. Agilex™ 5 FPGA & SoCにおけるパーシャル・コンフィグレーションおよびダイナミック・コンフィグレーション 18. Agilex™ 5 FPGA & SoCにおけるデバイス・セキュリティー 19. Agilex™ 5 FPGA & SoCにおけるSEUエラー検出および訂正 20. Agilex™ 5 FPGA & SoCの消費電力管理 21. Agilex™ 5 FPGA & SoCにおけるソフトウェアおよびツール 22. Agilex™ 5 FPGA & SoCデバイスの概要の改訂履歴

9. Agilex™ 5 FPGA & SoCにおけるI/O PLL

Agilex™ 5 FPGA & SoCのI/Oバンクに含まれているI/O PLLを使用して、I/Oインターフェイスまたはファブリック・クロッキングを行います。
表 15.  異なるI/OバンクタイプのI/O PLL
I/Oバンクタイプ バンクI/O PLL ファブリック・フィードI/O PLL
HSIO (96 I/O) 2 1
HVIO (2×20 I/O) 1

I/O PLLは、汎用アプリケーション向けにコア・ファブリックで使用できます。例えば、クロック・ネットワーク遅延補償やゼロ遅延クロック・バッファリングなどです。

I/O PLLの位置は、I/Oバンク内のハード・メモリー・コントローラーおよびLVDSシリアライザー/デシリアライザー (SERDES) ブロックに隣接しています。この配置により、PLLとそれを必要とするI/Oとの密結合が作成されます。このアーキテクチャーにより、外部メモリーと高速LVDSインターフェイスのデザインが簡素化され、タイミング・クロージャーが容易になります。