インテルのみ表示可能 — GUID: qqc1551901789348
Ixiasoft
インテルのみ表示可能 — GUID: qqc1551901789348
Ixiasoft
19. Agilex™ 5 FPGA & SoCにおけるSEUエラー検出および訂正
CRAMを保護するために、統合ECCを備えたパリティーチェッカー回路が連続的に動作し、シングルビットまたはダブルビット・エラーを自動訂正し、高次のマルチビット・エラーを検出します。CRAMアレイの最適化された物理レイアウトにより、ほとんどのマルチビット・アップセットが独立したシングルビットまたはダブルビット・エラーとして表示されます。そのため、CRAM ECC回路によってこうしたエラーが自動訂正されます。
ユーザーメモリーにはECC回路も統合されています。また、エラーの検出および訂正のためにレイアウトも最適化されています。
完全なSEU緩和ソリューションを提供するために、ソフトIPと Quartus® Prime開発ソフトウェアでは、SEUエラー検出および訂正ハードウェアをサポートします。次のコンポーネントによって完全なソリューションが構成されています。
- CRAMおよびM20Kユーザー・メモリー・ブロックのハードエラー検出および訂正
- メモリーセルの物理レイアウトを最適化し、SEUの発生確率を最小化
- 感度処理ソフトIPにより、使用ビットまたは未使用ビットへのCRAMアップセットの影響の有無を報告
- Quartus® Prime開発ソフトウェアのサポート付きフォールト・インジェクション・ソフトIPステートによるテスト用RAMビットの変更
- Quartus® Prime開発ソフトウェアの階層タグ付け機能
- SDMおよびクリティカルなオンチップのステートマシン用のトリプルモジュラー冗長性 (TMR)
Agilex™ 5 FPGA & SoCでは、次のSEU緩和機能もサポートしています。
- 高速SEU検出通知。これは、LSMピンをファブリックに接続するIPを介して行われます。この通知により、報告されたSEUイベントの検出を、ファブリック・ソフト・ロジックによってより速く実行できます。その後で、SDMメールボックスを介してSEUの詳細を取得することができます。
- 自動訂正不可能なSEUエラーの外部スクラビング。スクラビング・ビットストリーム (最大1セクターの粒度) を作成して、SEUで破損したコンフィグレーション・ビットのスクラビングができます。このとき、デバイスの残りの部分はそのまま維持されます。
- シングルビットECCインジェクション、ECCエラー検出、コンフィグレーション・システムのメモリーに関するレポート。ECC検出ロジックをテストするには、ECCインジェクション・コマンドを発行し、ECCステータスの照会をSDMから行います。
さらに、 Agilex™ 5 FPGA & SoCは、FinFETベースの Intel® 7 テクノロジーをベースにビルドされています。FinFETトランジスターは、従来のプレーナ型トランジスターと比較して、SEUの影響を受けにくくなっています。