Agilex™ 5 FPGA & SoCデバイスの概要

ID 762191
日付 4/01/2024
Public
ドキュメント目次
1. Agilex™ 5 FPGA & SoCの概要 2. Agilex™ 5 FPGA & SoCファミリープラン 3. 第2世代 Hyperflex® コア・アーキテクチャー 4. Agilex™ 5 FPGA & SoCにおけるアダプティブ・ロジック・モジュール 5. Agilex™ 5 FPGA & SoCにおける内部エンベデッド・メモリー 6. Agilex™ 5 FPGA & SoCにおける可変精度DSP 7. Agilex™ 5 FPGA & SoC におけるコア・クロック・ネットワーク 8. Agilex™ 5 FPGA & SoCにおける汎用I/O 9. Agilex™ 5 FPGA & SoCにおけるI/O PLL 10. Agilex™ 5 FPGA & SoCにおける外部メモリー・インターフェイス 11. Agilex™ 5 SoCにおけるハード・プロセッサー・システム 12. Agilex™ 5 FPGA & SoCにおけるFPGAトランシーバー 13. Agilex™ 5 FPGA & SoCにおける MIPI* プロトコルサポート 14. Agilex™ 5 FPGA & SoCにおけるバリアブルピッチBGA (VPBGA) パッケージデザイン 15. PCIe* を使用した Agilex™ 5 FPGA & SoC向けプロトコル経由コンフィグレーション 16. Agilex™ 5 FPGA & SoCにおけるデバイス・コンフィグレーションおよびSDM 17. Agilex™ 5 FPGA & SoCにおけるパーシャル・コンフィグレーションおよびダイナミック・コンフィグレーション 18. Agilex™ 5 FPGA & SoCにおけるデバイス・セキュリティー 19. Agilex™ 5 FPGA & SoCにおけるSEUエラー検出および訂正 20. Agilex™ 5 FPGA & SoCの消費電力管理 21. Agilex™ 5 FPGA & SoCにおけるソフトウェアおよびツール 22. Agilex™ 5 FPGA & SoCデバイスの概要の改訂履歴

16. Agilex™ 5 FPGA & SoCにおけるデバイス・コンフィグレーションおよびSDM

すべての Agilex™ 5 FPGA & SoCには、SDMが含まれています。SDMは、トリプル冗長プロセッサーです。これは、すべてのJTAGおよびコンフィグレーション・コマンドに対するデバイスへのエントリーポイントの役割を果たします。さらに、 Agilex™ 5 FPGA & SoCにより、FIPS140-3レイヤー2準拠に対するシステム認証が可能になります。

SDMにより、 Agilex™ 5 SoC内のHPSがブートストラップされます。これにより、HPSはFPGAと同じセキュリティー機能を使用して起動することが確実になります。

図 16. SDMのブロック図

コンフィグレーション中、 Agilex™ 5 FPGAまたはSoCは、ロジックセクターに分割されます。ローカル・セクター・マネージャー (LSM) によって、各ロジックセクターが管理されます。コンフィグレーション・データは、SDMからオンチップのコンフィグレーション・ネットワークを介して各LSMに渡されます。

セクターベースのアプローチによるメリットは次のとおりです。

  • セクターの個別コンフィグレーションが可能 (1セクターずつ、または複数のセクターを並行して実行)
  • セクター・コンフィグレーションとリコンフィグレーションの簡素化を実現
  • 固有の並列処理によって発生する全体のコンフィグレーション時間を短縮

Agilex™ 5 FPGA & SoCは、同じセクターベースのアプローチを使用して、SEUとセキュリティー攻撃に対応します。

セクターにより、デバイスのコンフィグレーションとリコンフィグレーションは論理的に分離されますが、セクターにより、FPGAロジックと配線の通常の行と列をオーバーレイします。

  • Quartus® Prime開発ソフトウェアの配置配線への影響はなし
  • セクター境界をまたぐロジック信号のタイミングへの影響はなし

SDMにより、堅牢で安全かつ、完全に認証されたデバイス・コンフィグレーションが可能になります。さらに、SDMを使用すると、コンフィグレーション・スキームをカスタマイズして、デバイスのセキュリティーを強化することができます。

SDMベースのデバイス・コンフィグレーション・アプローチの利点は次のとおりです。

  • 専用のセキュア・コンフィグレーション・マネージャーを提供
  • セクターのコンフィグレーションを並行して実行することによるデバイス・コンフィグレーション時間の短縮
  • 更新可能なコンフィグレーション・プロセス
  • パーシャル・リコンフィグレーションをサポート
  • リモート・システム・アップデートが可能
  • デバイス全体または個々のセクターのゼロ化をサポート
表 24.   Agilex™ 5 FPGAでサポートされているコンフィグレーション・スキーム
コンフィグレーション・スキーム データ幅 最大データレート
アクティブシリアル (AS) の通常モードと高速モード 4ビット 4ビット×166MHz=664Mbps
Avalon® ストリーミング・インターフェイス ×16 23 16ビット 16ビット×125MHz=2Gbps
Avalon® ストリーミング・インターフェイス ×8 8ビット 8ビット×125MHz=1Gbps
JTAG 1ビット 1ビット×30MHz=30Mbps
プロトコル経由コンフィグレーション (CvP) ×1、×2、×4および×8レーン

最大データレートは、 PCIe* の世代とレーン数によって異なります。通常、コンフィグレーション・データ幅は、 PCIe* リンク幅ではなく、デバイスの内部コンフィグレーション・データ・パスのデータレートによって制限されます。

23 EシリーズのA5E 005BおよびA5E 007Bデバイスではサポートされていません。