Agilex™ 5 FPGA & SoCデバイスの概要

ID 762191
日付 4/01/2024
Public
ドキュメント目次
1. Agilex™ 5 FPGA & SoCの概要 2. Agilex™ 5 FPGA & SoCファミリープラン 3. 第2世代 Hyperflex® コア・アーキテクチャー 4. Agilex™ 5 FPGA & SoCにおけるアダプティブ・ロジック・モジュール 5. Agilex™ 5 FPGA & SoCにおける内部エンベデッド・メモリー 6. Agilex™ 5 FPGA & SoCにおける可変精度DSP 7. Agilex™ 5 FPGA & SoC におけるコア・クロック・ネットワーク 8. Agilex™ 5 FPGA & SoCにおける汎用I/O 9. Agilex™ 5 FPGA & SoCにおけるI/O PLL 10. Agilex™ 5 FPGA & SoCにおける外部メモリー・インターフェイス 11. Agilex™ 5 SoCにおけるハード・プロセッサー・システム 12. Agilex™ 5 FPGA & SoCにおけるFPGAトランシーバー 13. Agilex™ 5 FPGA & SoCにおける MIPI* プロトコルサポート 14. Agilex™ 5 FPGA & SoCにおけるバリアブルピッチBGA (VPBGA) パッケージデザイン 15. PCIe* を使用した Agilex™ 5 FPGA & SoC向けプロトコル経由コンフィグレーション 16. Agilex™ 5 FPGA & SoCにおけるデバイス・コンフィグレーションおよびSDM 17. Agilex™ 5 FPGA & SoCにおけるパーシャル・コンフィグレーションおよびダイナミック・コンフィグレーション 18. Agilex™ 5 FPGA & SoCにおけるデバイス・セキュリティー 19. Agilex™ 5 FPGA & SoCにおけるSEUエラー検出および訂正 20. Agilex™ 5 FPGA & SoCの消費電力管理 21. Agilex™ 5 FPGA & SoCにおけるソフトウェアおよびツール 22. Agilex™ 5 FPGA & SoCデバイスの概要の改訂履歴

2.3. Agilex™ 5 FPGA & SoCのパッケージオプション

次の図を参照してください。

  • 矢印は、パッケージの移行パスを示しています。陰の部分は、各パスに含まれるデバイスを表します。
  • 同じマイグレーション・パス内の製品ライン間で完全にI/Oを移行するには、I/Oとトランシーバー数が最も少ないデバイスに合わせてI/Oとトランシーバーの使用を制限します。
図 2. パッケージオプション、移行、およびI/Oピン—D-シリーズ


図 3. パッケージオプション、移行、およびI/Oピン—E-シリーズ


注: VPBGAパッケージの場合、 0.65mm は、最小ボールピッチであり、 信号トレースの配線を意図するものではありません。VPBGAデザインは、0.8mmデザイン規則および標準的なメッキ・スルー・ホール (PTH) ビアの使用要件を満たしています。