Agilex™ 5 FPGA & SoCデバイスの概要

ID 762191
日付 4/01/2024
Public
ドキュメント目次
1. Agilex™ 5 FPGA & SoCの概要 2. Agilex™ 5 FPGA & SoCファミリープラン 3. 第2世代 Hyperflex® コア・アーキテクチャー 4. Agilex™ 5 FPGA & SoCにおけるアダプティブ・ロジック・モジュール 5. Agilex™ 5 FPGA & SoCにおける内部エンベデッド・メモリー 6. Agilex™ 5 FPGA & SoCにおける可変精度DSP 7. Agilex™ 5 FPGA & SoC におけるコア・クロック・ネットワーク 8. Agilex™ 5 FPGA & SoCにおける汎用I/O 9. Agilex™ 5 FPGA & SoCにおけるI/O PLL 10. Agilex™ 5 FPGA & SoCにおける外部メモリー・インターフェイス 11. Agilex™ 5 SoCにおけるハード・プロセッサー・システム 12. Agilex™ 5 FPGA & SoCにおけるFPGAトランシーバー 13. Agilex™ 5 FPGA & SoCにおける MIPI* プロトコルサポート 14. Agilex™ 5 FPGA & SoCにおけるバリアブルピッチBGA (VPBGA) パッケージデザイン 15. PCIe* を使用した Agilex™ 5 FPGA & SoC向けプロトコル経由コンフィグレーション 16. Agilex™ 5 FPGA & SoCにおけるデバイス・コンフィグレーションおよびSDM 17. Agilex™ 5 FPGA & SoCにおけるパーシャル・コンフィグレーションおよびダイナミック・コンフィグレーション 18. Agilex™ 5 FPGA & SoCにおけるデバイス・セキュリティー 19. Agilex™ 5 FPGA & SoCにおけるSEUエラー検出および訂正 20. Agilex™ 5 FPGA & SoCの消費電力管理 21. Agilex™ 5 FPGA & SoCにおけるソフトウェアおよびツール 22. Agilex™ 5 FPGA & SoCデバイスの概要の改訂履歴

14. Agilex™ 5 FPGA & SoCにおけるバリアブルピッチBGA (VPBGA) パッケージデザイン

Agilex™ 5 FPGA & SoCパッケージのほとんどで、VPBGAパッケージデザインを使用しています。また、EシリーズFPGAに用意されている0.5mmボールピッチのパッケージには標準的なボールグリッドが使われ、小型フォームファクターでI/O数が多い場合に適しています。

標準のボール・グリッド・アレイ (BGA) パッケージと比較すると、VPBGAパッケージにはサイズの異なるボールピッチが混在しますが、最小ボールピッチは0.65mm 22 です。

図 14. 標準BGAとVPBGAの比較


サイズの異なるボールピッチにより、パッケージのフォームファクターを削減することができます。パッケージサイズが小さいにもかかわらず、VPBGAパッケージでは、標準BGAパッケージと同じI/Oピン数と同等の電気的性能が得られます。

次の図に示すように、様々なボール・グリッド・パターンにより、トレースの配線が容易になり、デザインの複雑性、PCBレイヤーの数、ボードの厚さとサイズを低減し、その結果、ボードのコストと開発時間を削減することができます。

図 15. バリアブルピッチBGA (VPBGA) パッケージのPCBトレース配線の例


22 0.65mm は、最小ボールピッチであり、 信号トレースの配線を意図するものではありません。VPBGAデザインは、0.8mmデザイン規則および標準的なメッキ・スルー・ホール (PTH) ビアの使用要件を満たしています。