MAX 10 エンベデッド・メモリー・ユーザーガイド

ダウンロード PDF
ID 683431
日付 2/21/2017
Public
ドキュメント目次
ドキュメント目次 x
1. MAX® 10エンベデッド・メモリーの概要 2. MAX® 10エンベデッド・メモリーのアーキテクチャーと機能 3. MAX® 10エンベデッド・メモリーのデザイン検討事項 4. RAM: 1-PORT IP コア・リファレンス 5. RAM: 2-PORT IP コア・リファレンス 6. ROM: 1-PORT IPコア・リファレンス 7. ROM: 2-PORT IPコア・リファレンス 8. シフトレジスター（RAMベース）IP コア・リファレンス 9. FIFO IPコア・リファレンス 10. ALTMEMMULT IPコア・リファレンス 11. MAX 10 エンベデッド・メモリー・ユーザーガイドの追加情報
2. MAX® 10エンベデッド・メモリーのアーキテクチャーと機能 x
2.1. MAX® 10エンベデッド・メモリーの一般的な機能 2.2. MAX® 10エンベデッド・メモリーの動作モード 2.3. MAX® 10エンベデッド・メモリーのクロックモード 2.4. MAX® 10エンベデッド・メモリーの構成
2.1. MAX® 10エンベデッド・メモリーの一般的な機能 x
2.1.1. コントロール信号 2.1.2. パリティービット 2.1.3. リードイネーブル 2.1.4. Read-During-Write 2.1.5. バイトイネーブル 2.1.6. パックモードのサポート 2.1.7. アドレス・クロック・イネーブル・サポート 2.1.8. 非同期クリアー
2.1.5. バイトイネーブル x
2.1.5.1. バイト・イネーブル・コントロール 2.1.5.2. データバイト出力 2.1.5.3. RAMブロックの動作
2.1.7. アドレス・クロック・イネーブル・サポート x
2.1.7.1. 読み取りサイクル中のアドレス・クロック・イネーブルの波形 2.1.7.2. 書き込みサイクル中のアドレス・クロック・イネーブルの波形
2.1.8. 非同期クリアー x
2.1.8.1. M9Kブロックにおけるレジスターのリセット
2.2. MAX® 10エンベデッド・メモリーの動作モード x
2.2.1. サポートされるメモリーの動作モード
2.3. MAX® 10エンベデッド・メモリーのクロックモード x
2.3.1. クロックモードの非同期クリアー 2.3.2. 同時読み出し/書き込みにおける出力読み出しデータ 2.3.3. クロックモードの独立クロックイネーブル
2.4. MAX® 10エンベデッド・メモリーの構成 x
2.4.1. ポート幅コンフィグレーション 2.4.2. デュアルポート モードでのメモリー・コンフィグレーション 2.4.3. 最大ブロック深度の設定
3. MAX® 10エンベデッド・メモリーのデザイン検討事項 x
3.1. 外部の競合解決を実装する 3.2. Read-During-Write 動作をカスタマイズする 3.3. パワーアップ状態およびメモリーの初期化 3.4. クロッキングをコントロールして消費電力を削減する 3.5. Read-During-Write 出力の選択
3.2. Read-During-Write 動作をカスタマイズする x
3.2.1. 同一ポートのRead-During-Writeモード 3.2.2. 混合ポートの Read-During-Write モード
3.2.2. 混合ポートの Read-During-Write モード x
3.2.2.1. デュアルクロックを使用する混合ポートのRead-During-Write 動作
4. RAM: 1-PORT IP コア・リファレンス x
4.1. MAX® 10デバイスのRAM: 1-Port IP コア信号 4.2. MAX® 10デバイスのRAM: 1-Port IP コアのパラメーター
5. RAM: 2-PORT IP コア・リファレンス x
5.1. MAX® 10デバイスのRAM: 2-Port IPコア信号（シンプル・デュアル・ポートRAM） 5.2. MAX® 10デバイスのRAM: 2-Port IP コア信号（トゥルー・デュアルポートRAM） 5.3. MAX® 10デバイスのRAM: 2-Port IPコアのパラメーター
6. ROM: 1-PORT IPコア・リファレンス x
6.1. MAX® 10デバイスのROM: 1-PORT IPコア信号 6.2. MAX® 10デバイスのROM: 1-PORT IPコアのパラメーター
7. ROM: 2-PORT IPコア・リファレンス x
7.1. MAX® 10デバイスのROM: 2-PORT IPコア信号 7.2. MAX® 10デバイスのROM: 2-PORT IPコアのパラメーター
8. シフトレジスター（RAMベース）IP コア・リファレンス x
8.1. MAX® 10デバイスのシフトレジスター（RAMベース）IP コア信号 8.2. MAX® 10デバイスのシフトレジスター（RAMベース）IP コアのパラメーター
9. FIFO IPコア・リファレンス x
9.1. MAX® 10デバイスのFIFO IPコア信号 9.2. MAX® 10デバイスのFIFO IPコアのパラメーター
10. ALTMEMMULT IPコア・リファレンス x
10.1. MAX® 10デバイスのALTMEMMULT IPコア信号 10.2. MAX® 10デバイスのALTMEMMULT IPコアのパラメーター
11. MAX 10 エンベデッド・メモリー・ユーザーガイドの追加情報 x
A.1. MAX 10 エンベデッド・メモリー・ユーザーガイド改訂履歴
1. MAX® 10エンベデッド・メモリーの概要
2. MAX® 10エンベデッド・メモリーのアーキテクチャーと機能
3. MAX® 10エンベデッド・メモリーのデザイン検討事項
4. RAM: 1-PORT IP コア・リファレンス
5. RAM: 2-PORT IP コア・リファレンス
6. ROM: 1-PORT IPコア・リファレンス
7. ROM: 2-PORT IPコア・リファレンス
8. シフトレジスター（RAMベース）IP コア・リファレンス
9. FIFO IPコア・リファレンス
10. ALTMEMMULT IPコア・リファレンス
11. MAX 10 エンベデッド・メモリー・ユーザーガイドの追加情報

5.3. MAX® 10デバイスのRAM: 2-Port IPコアのパラメーター

表 19.   MAX® 10デバイスのRAM: 2-Port IPコアのパラメーター この表は、 MAX® 10デバイスに適用可能なIPコアのパラメータをリストしています。　　　
オプション 正当な値 説明
パラメーター設定：General
How will you be using the dual port RAM?
  • 1 つの読み取りポートと 1 つの書き込みポート
  • 2 つの読み取り/書き込みポートで使用
 デュアルポートRAMを使用する方法を指定します。
How do you want to specify the memory size?
  • ワードの数による
  • ビートの数による
 メモリー容量をワードで指定するか、またはビットで指定するかを決定します。
パラメーター設定：Widths/ Blk Type
How many <X>-bit words of memory? — < X > ビット・ワードの数を指定します。
Use different data widths on different ports On/Off 異なるポートで異なるデータ幅を使用するかどうかを指定します。
Read/Write Ports With one read port and one write portを選択すると、以下のオプションが使用可能です。
  • How wide should the ‘data_a’ input bus be?
  • How wide should the ‘q’ output bus be?
 1、2、3、4、5、6、7、8、9、16、18、32、36、64、72、108、128、144、256、および 288 入力ポートと出力ポートの幅を指定します。

How wide should the ‘q’ output bus be?およびHow wide should the ‘q_b’ output bus be?オプションは、Use different data widths on different portsパラメーターをオンにする場合にのみ使用可能です。

With two read/write portsを選択すると、以下のオプションが使用可能です。
  • How wide should the ‘q_a’ output bus be?
  • How wide should the ‘q_b’ output bus be?
What should the memory block type be?
  • Auto
  • M9K
  • LCs
メモリーブロックのタイプを指定します。選択可能なメモリーブロックのタイプは、ターゲットのデバイスによって異なります。

LCsの値は以下の条件でのみ使用可能です。

  • With one read port and one write portオプションをオンにする
  • Use different data widths on different portsオプションをオフにする
オプション How should the memory be implemented?
  • デフォルトでロジック・セル・スタイルを使用
  • Stratix M512 エミュレーション・ロジック・セル・スタイルを使用
 ロジックセル実装のオプションを指定します。LCメモリータイプを選択する場合にのみ、このオプションがイネーブルされます。
Set the maximum block depth to
  • Auto
  • 128
  • 256
  • 512
  • 1024
  • 2048
  • 4096
  • 8192
 最大ブロック深度をワードで指定します。
パラメーター設定：Clks/Rd, Byte En
What clocking method would you like to use? With one read port and one write portを選択すると、以下の値が使用可能です。
  • Single clock
  • Dual clock: use separate ‘input’ and ‘output’ clocks
  • Dual clock: use separate ‘read’ and ‘write’ clocks
With two read/write portsを選択すると、以下のオプションが使用可能です。
  • Single clock
  • Dual clock: use separate ‘input’ and ‘output’ clocks
  • Dual clock: use separate clocks for A and B ports
 使用するクロッキング方法を指定します。
  • Single clock—シングルクロックとクロック・イネーブルがメモリーブロックのすべてのレジスターを制御します。
  • Dual Clock: use separate ‘input’ and ‘output’ clocks—入力クロックと出力クロックが、データ、アドレス、バイトイネーブル、読み出しイネーブル、および書き込みイネーブルを含むメモリーブロックへのデータの出入力、およびメモリーブロックからのデータの出入力に関連するすべてのレジスターを制御します。
  • Dual clock: use separate ‘read’ and ‘write’ clocks—読み出しクロックがデータ出力、読み出しアドレス、および読み出しイネーブルレジスターを制御する一方で、書き込みクロックがデータ入力、書き込みアドレス、および書き込みイネーブルレジスターを制御します。
  • Dual clock: use separate clocks for A and B ports—クロックA がポートA 側のすべてのレジスターを制御し、クロックBがポートB側のすべてのレジスターを制御します。また、各ポートはそれぞれ、ポートAおよびポートBレジスターの独立クロック・イネーブルをサポートします。
Create a ‘rden’ read enable signal On/Off With one read port and one write portオプションを選択する場合に使用可能です。
Create a ‘rden_a’ and ‘rden_b’ read enable signal On/Off
  • With two read/write portsオプションを選択する場合に使用可能です。
  • ポートAとポートBの読み取りイネーブル信号を作成するかどうかを指定します。
Byte Enable Ports Create byte enable for port A On/Off ポートAとポートBのバイトイネーブルを作成するかどうかを指定します。データの特定のバイト、ニブル、またはビットのみが書き込まれるよう入力データをマスクする場合は、これらのオプションをオンにします。
パラメーター設定：Regs/Clkens/Aclrs  
Which ports should be registered?

With one read port and one write portを選択する場合、以下のオプションが使用可能です。

  • 書き込み入力ポート‘data_a’、‘wraddress_a’、および‘wren_a’
  • 読み取り入力ポート 'rdaddress'と'rden'
  • 読み取り出力ポート‘q_a’と'q_b'
With two read/write portsを選択する場合、以下のオプションが使用可能です。
  • 書き込み入力ポート‘data_a’、‘wraddress_a’、および‘wren_a’
  • 読み取り出力ポート‘q’_aと‘q_b’
 On/Off 読み出しまたは書き込み入力ポート、読み出しまたは書き込み出力ポートをレジスターするかどうかを指定します。
More Option With one read port and one write portを選択する場合、以下のオプションが使用可能です。
  • ‘q_b’ポート
With two read/write portsを選択する場合、以下のオプションが使用可能です。
  • ‘q_a’ポート
  • ‘q_b’ポート
 On/Off デフォルトでは、読み出し入力ポートと書き込み入力ポートはオンになっています。Q出力ポートをレジスターするかどうかのみ指定する必要があります。
Create one clock enable signal for each clock signal. On/Off 各クロック信号に 1 つのクロックイネーブル信号を作成するためのオプションをオンにするかどうかを指定します。
More Option With one read port and one write portを選択する場合、以下のオプションが使用可能です。
  • Clock enable options
    • Clock enable options: Use clock enable for write input registers
  • Address options
    • Create an ‘wr_addressstall’ input port.
    • Create an ‘rd_addressstall’ input port.
With two read /write portsを選択する場合、以下のオプションが使用可能です。
  • Clock enable options
    • Use clock enable for port A input registers
    • Use clock enable for port A output registers
  • Address options
    • Create an ‘addressstall_a’ input port.
    • Create an ‘addressstall_b’ input port.
 On/Off
  • Clock enable options—デフォルトでは、ポートBの入力および出力レジスターのクロックイネーブルはオンです。ポートAの入力および出力レジスターのクロックイネーブルを使用するかどうかのみ指定する必要があります。
  • Address options—アドレスレジスターのクロックイネーブルを作成するかどうかを指定します。これらのポートは、アドレスレジスターの追加のアクティブ Low クロックイネーブル入力として機能するよう作成することができます。
Create an ‘aclr’ asynchronous clear for the registered ports. On/Off レジスターされたポートの非同期クリアポートを作成するかどうかを指定します。
More Option With one read port and one write portを選択する場合、以下のオプションが使用可能です。
  • ‘rdaddress’ port
  • ‘q_b’ port
With two read /write portsを選択する場合、以下のオプションが使用可能です。
  • ‘q_a’ port
  • ‘q_b’ port
 On/Off raddress, q_a、およびq_bポートがaclrポートによってクリアされるかどうかを指定します。
パラメーター設定：出力 1
Mixed Port Read-During-Write for Single Input Clock RAM With one read port and one write portを選択する場合、次のオプションが使用可能です。
  • How should the q output behave when reading a memory location that is being written from the other port?
With two read /write portsを選択する場合、次のオプションが使用可能です。
  • How should the q_a and q_b outputs behave when reading a memory location that is being written from the other port?
  • 古いメモリー内容の表示
  • I do not care (the outputs will be undefined)
 Read-During-Writeが起こるときの出力動作を指定します。
  • Old memory contents appear—書き込み動作を進める前に、RAM出力はそのアドレスにある古いデータを反映します。
  • I do not care—選択する以下のメモリー・ブロック・タイプに応じてオンにすると、このオプションは異なる機能を果たします。
    • メモリー・ブロック・タイプをAuto、またはM9Kに設定する場合、 RAMはタイミングパスを解析することなくRead-During-Write動作の‘don't care’または“unknown”値を出力します。
Do not analyze the timing between write and read operation. Metastability issues are prevented by never writing and reading at the same address at the same time. On/Off このオプションはI do not care (The outputs will be undefined)オプションをオンにする場合、自動的にオンになります。このオプションは、タイミングパスを解析することなくRead-During-Write動作の‘don’t care’または'unknown'値を出力するRAMをイネーブルします。
パラメーター設定：出力 2（このタブはtwo read/write portsを選択する場合にのみ使用可能です）
Port A Read-During-Write Option What should the ‘q_a’ output be when reading from a memory location being written to?
  • 新しいデータ
  • 古いデータ
 Read-During-Writeが起こるときの出力動作を指定します。
  • New Data—データが書き込まれたのと同じクロックサイクルの立ち上がりエッジで新しいデータが使用可能です。
  • Old Data—RAM出力は書き込み動作を進める前に、そのアドレスにある古いデータを反映します。
Port B Read-During-Write Option What should the ‘q_b’ output be when reading from a memory location being written to?
Get x’s for write masked bytes instead of old data when byte enable is used On/Off このオプションは、New Data値を選択すると自動的にオンになります。このオプションはマスクされたバイトで‘X’を取得します。
パラメーター設定：Mem Init
Do you want to specify the initial content of the memory?
  • No, leave it blank
  • Yes, use this file for the memory content data
 メモリーの初期内容を指定します。
  • メモリーをゼロに初期化するには、No, leave it blankを選択します。
  • メモリー初期化ファイル（.mif）または 16 進（Intel-Format）ファイル（.hex）を使用するには、Yes, use this file for the memory content dataを選択します。
注: デバイスのコンフィグレーション手法はInternal Configurationです。メモリーの初期化を使用するには、メモリー初期化オプションを使用したシングル圧縮イメージのようなメモリー初期化を行うシングル・イメージ・コンフィグレーション・モードを選択する必要があります。コンフィグレーション･モードは、 Device and Pin Optionsダイアログ・ボックスのコンフィグレーションのページで設定することができます。
The initial content file should conform to which port's dimension?
  • ポートA
  • ポートB
 初期内容ファイルを準拠させる必要があるポートの寸法を指定します。
レベル 2 の表題