インテルのみ表示可能 — GUID: sss1399544475746
Ixiasoft
3.1. ガイドライン:VCCIO範囲における検討事項
3.2. ガイドライン: 電圧リファレンスのI/O規格に関する制約
3.3. ガイドライン:LVTTL / LVCMOS入力バッファのクランプ・ダイオードを有効にする
3.4. ガイドライン: LVDSのI/O制約規則に対する準拠
3.5. ガイドライン:I/O制約のルール
3.6. ガイドライン:アナログ-デジタル・コンバータのI/O制約
3.7. ガイドライン: 外部メモリー・インターフェイスのI/Oに関する制約
3.8. ガイドライン:兼用コンフィグレーション・ピン
3.9. ガイドライン: MAX® 10 E144パッケージのクロックおよびデータ入力信号
インテルのみ表示可能 — GUID: sss1399544475746
Ixiasoft
3.8. ガイドライン:兼用コンフィグレーション・ピン
ユーザーモードでコンフィグレーション・ピンをユーザーI/O ピンとして使用するには、以下のガイドラインに従う必要があります。
ガイドライン | ピン |
---|---|
初期化中のコンフィギュレーション・ピン:
|
|
JTAGピン
|
|
重要: JTAG ピン共有機能をイネーブルする場合は、すべてのJTAG ピンをシングルエンドのI/O ピンまたは電圧リファレンス形式のI/O ピンとして割り当てます。
10 外付けのウィークプルアップ抵抗を取り外す場合、Intelはデバイスがユーザー・モードに入った後に外付けのウィーク・プルアップ抵抗を取り外すことを推奨します。