インテルのみ表示可能 — GUID: sam1394015065219
Ixiasoft
3.1. ガイドライン:VCCIO範囲における検討事項
3.2. ガイドライン: 電圧リファレンスのI/O規格に関する制約
3.3. ガイドライン:LVTTL / LVCMOS入力バッファのクランプ・ダイオードを有効にする
3.4. ガイドライン: LVDSのI/O制約規則に対する準拠
3.5. ガイドライン:I/O制約のルール
3.6. ガイドライン:アナログ-デジタル・コンバータのI/O制約
3.7. ガイドライン: 外部メモリー・インターフェイスのI/Oに関する制約
3.8. ガイドライン:兼用コンフィグレーション・ピン
3.9. ガイドライン: MAX® 10 E144パッケージのクロックおよびデータ入力信号
インテルのみ表示可能 — GUID: sam1394015065219
Ixiasoft
2.2. MAX® 10のI/Oエレメント
MAX® 10のI/Oエレメント(IOE)は、双方向I/Oバッファ1つ、および入力、出力、出力イネーブルの信号を格納するレジスタ5つを含み、エンベデッド双方向SDR(Single Data Rate)ならびにDDR(Double Data Rate )転送を完成させます。
I/Oは、I/Oバンクごとに4つのI/Oモジュールのグループに分けられます。
- MAX® 10デバイスでは、VREF、RUP、RDN、CLKPIN、PLLCLKOUT、およびコンフィギュレーション・ピンとテスト・ピンは、ユーザーI/Oピンと共用
- シュミット・トリガ入力バッファは、全てのI/Oバッファで使用可能
各IOEは、入力レジスタを1つ、出力レジスタを2つ、出力イネーブル(OE)レジスタを2つ含みます。
- 2つの出力レジスタと2つのOEレジスタはDDRアプリケーションに使用される
- 入力レジスタを高速セットアップ時間に、出力レジスタを高速クロック - 出力時間に使用できる
- OEレジスタを高速クロック - 出力イネーブル時間に使用できる
IOEは入力、出力、または双方向データ・パス向けに使用できます。I/Oピンはさまざまなシングル・エンドや差動のI/O規格をサポートしています。
図 2. 双方向コンフィギュレーションでのIOEストラクチャ