MAX 10の汎用I/Oのユーザーガイド

ダウンロード PDF
ID 683751
日付 2/21/2017
Public
ドキュメント目次
ドキュメント目次 x
1. MAX® 10 I/Oの概要 2. MAX® 10 I/Oのアーキテクチャと機能 3. MAX® 10 I/Oデザインの考慮事項 4. MAX® 10 I/Oの実装ガイド 5. アルテラGPIO ライト IPコアの参考資料 A. MAX 10 汎用I/Oユーザー・ガイドのアーカイブ B. MAX 10汎用I/Oユーザー・ガイドの改訂履歴
1. MAX® 10 I/Oの概要 x
1.1. パッケージ別 MAX® 10デバイスのI/Oリソース 1.2. MAX® 10 I/Oバーティカル・マイグレーション・サポート
2. MAX® 10 I/Oのアーキテクチャと機能 x
2.1. MAX® 10 I/O規格のサポート 2.2. MAX® 10のI/Oエレメント 2.3. MAX® 10のI/Oバッファ 2.4. I/O規格の終端
2.1. MAX® 10 I/O規格のサポート x
2.1.1. MAX® 10 I/O規格の電圧およびピンのサポート
2.2. MAX® 10のI/Oエレメント x
2.2.1. MAX® 10 I/Oバンクのアーキテクチャ 2.2.2. MAX® 10 I/Oバンクの配置
2.3. MAX® 10のI/Oバッファ x
2.3.1. シュミットトリガー入力バッファー 2.3.2. プログラム可能なI/Oバッファ機能
2.3.2. プログラム可能なI/Oバッファ機能 x
2.3.2.1. プログラマブル・オープン・ドレイン 2.3.2.2. プログラマブル・バス・ホールド 2.3.2.3. プログラマブル・プルアップ抵抗 2.3.2.4. プログラマブル・ドライブ能力 2.3.2.5. プログラマブル出力スルー・レート・コントロール 2.3.2.6. プログラマブルIOE遅延 2.3.2.7. PCIクランプ・ダイオード 2.3.2.8. プログラマブル・プリエンファシス 2.3.2.9. プログラマブル差動出力電圧 2.3.2.10. プログラマブル・エミュレーション差動出力 2.3.2.11. プログラマブル・ダイナミック・パワーダウン
2.4. I/O規格の終端 x
2.4.1. 電圧リファレンス形式I/O規格の終端処理 2.4.2. 差動I/O規格の終端 2.4.3. MAX® 10オンチップI/O終端
2.4.3. MAX® 10オンチップI/O終端 x
2.4.3.1. OCTキャリブレーション 2.4.3.2. MAX® 10 デバイスのRS OCT
3. MAX® 10 I/Oデザインの考慮事項 x
3.1. ガイドライン：VCCIO範囲における検討事項 3.2. ガイドライン: 電圧リファレンスのI/O規格に関する制約 3.3. ガイドライン：LVTTL / LVCMOS入力バッファのクランプ・ダイオードを有効にする 3.4. ガイドライン: LVDSのI/O制約規則に対する準拠 3.5. ガイドライン：I/O制約のルール 3.6. ガイドライン：アナログ-デジタル・コンバータのI/O制約 3.7. ガイドライン: 外部メモリー・インターフェイスのI/Oに関する制約 3.8. ガイドライン：兼用コンフィグレーション・ピン 3.9. ガイドライン： MAX® 10 E144パッケージのクロックおよびデータ入力信号
4. MAX® 10 I/Oの実装ガイド x
4.1. アルテラGPIO ライト IPコア 4.2. ピン・マイグレーションの互換性の検証
4.1. アルテラGPIO ライト IPコア x
4.1.1. アルテラGPIO ライト IPコアのデータ・パス
4.1.1. アルテラGPIO ライト IPコアのデータ・パス x
4.1.1.1. DDR入力パス 4.1.1.2. 出力イネーブルのDDR出力パス
5. アルテラGPIO ライト IPコアの参考資料 x
5.1. アルテラGPIO ライトのパラメータ設定 5.2. アルテラGPIO ライトのインタフェース信号
1. MAX® 10 I/Oの概要
2. MAX® 10 I/Oのアーキテクチャと機能
3. MAX® 10 I/Oデザインの考慮事項
4. MAX® 10 I/Oの実装ガイド
5. アルテラGPIO ライト IPコアの参考資料
A. MAX 10 汎用I/Oユーザー・ガイドのアーカイブ
B. MAX 10汎用I/Oユーザー・ガイドの改訂履歴

2.1. MAX® 10 I/O規格のサポート

MAX® 10デバイスは、シングル・エンド、電圧リファレンス形式シングル・エンドや、差動I/O規格を含む、幅広いI/O規格をサポートしています。
表 3.   MAX® 10デバイスでサポートされるI/O規格

電圧リファレンスのI/O規格は、次のデバイスパッケージの次のI/Oバンクではサポートされません。

  • 10M02のV36パッケージのすべてのI/Oバンク
  • 10M08のV81パッケージのすべてのI/Oバンク
  • 10M50のE144パッケージのバンク1Aと1B
I/O規格 タイプ サポートされるデバイス 入力/出力 適用 規格サポート
入力 出力
3.3 V LVTTL / 3.3 V LVCMOS シングル・エンド すべて あり あり 汎用 JESD8-B
3.0 V LVTTL/3.0 V LVCMOS シングル・エンド すべて あり あり 汎用 JESD8-B
2.5 V LVCMOS シングル・エンド すべて あり あり 汎用 JESD8-5
1.8 V LVCMOS シングル・エンド すべて あり あり 汎用 JESD8-7
1.5 V LVCMOS シングル・エンド すべて あり あり 汎用 JESD8-11
1.2 V LVCMOS シングル・エンド すべて あり あり 汎用 JESD8-12
3.0 V PCI シングル・エンド すべて あり あり 汎用 PCI Rev. 2.2
3.3 Vシュミット・トリガ シングル・エンド すべて あり — 汎用 —
2.5 Vシュミット・トリガ シングル・エンド すべて あり — 汎用 —
1.8 Vシュミット・トリガ シングル・エンド すべて あり — 汎用 —
1.5 Vシュミット・トリガ シングル・エンド すべて あり — 汎用 —
SSTL-2 Class I 電圧リファレンス すべて あり あり DDR1 JESD8-9B
SSTL-2 Class II 電圧リファレンス すべて あり あり DDR1 JESD8-9B
SSTL-18 Class I 電圧リファレンス すべて あり あり DDR2 JESD8-15
SSTL-18 Class II 電圧リファレンス すべて あり あり DDR2 JESD8-15
SSTL-15 Class I 電圧リファレンス すべて あり あり DDR3 —
SSTL-15 Class II 電圧リファレンス すべて あり あり DDR3 —
SSTL-15 1 電圧リファレンス すべて あり あり DDR3 JESD79-3D
SSTL-1351 電圧リファレンス すべて あり あり DDR3L —
1.8 V HSTL Class I 電圧リファレンス すべて あり あり DDR II+、QDR II+、RLDRAM 2 JESD8-6
1.8 V HSTL Class II 電圧リファレンス すべて あり あり DDR II+、QDR II+、RLDRAM 2 JESD8-6
1.5 V HSTL Class I 電圧リファレンス すべて あり あり DDR II+、QDR II+、QDR II、RLDRAM 2 JESD8-6
1.5 V HSTL Class II 電圧リファレンス すべて あり あり DDR II+、QDR II+、QDR II、RLDRAM 2 JESD8-6
1.2 V HSTL Class I 電圧リファレンス すべて あり あり 汎用 JESD8-16A
1.2 V HSTL Class II 電圧リファレンス すべて あり あり 汎用 JESD8-16A
HSUL-121 電圧リファレンス すべて あり あり LPDDR2 —
差動SSTL-2 Class IおよびClass II 差動 すべて あり 2 あり 3 DDR1 JESD8-9B
差動SSTL-18 Class IおよびClass II 差動 すべて あり2 あり3 DDR2 JESD8-15
差動SSTL-15 Class IおよびClass II 差動 すべて あり2 あり3 DDR3 —
差動SSTL-15 差動 すべて あり2 あり3 DDR3 JESD79-3D
差動SSTL-135 差動 すべて あり2 あり3 DDR3L —
差動1.8 V HSTL Class IおよびClass II 差動 すべて あり2 あり3 DDR II+、QDR II+、RLDRAM 2 JESD8-6
差動1.5 V HSTL Class IおよびClass II 差動 すべて あり2 あり3 DDR II+、QDR II+、QDR II、RLDRAM 2 JESD8-6
差動1.2 V HSTL Class IおよびClass II 差動 すべて あり2 あり3 汎用 JESD8-16A
差動HSUL​​-12 差動 すべて あり2 あり3 LPDDR2 —
LVDS（専用） 4 差動 すべて あり あり — ANSI/TIA/EIA-644
LVDS （エミュレーション、外部抵抗） 差動 すべて — あり — ANSI/TIA/EIA-644
Mini-LVDS（専用）4 差動 すべて — あり — —
Mini-LVDS（エミュレーション、外部抵抗） 差動 デュアル電源デバイス — あり — —
RSDS（専用）4 差動 すべて — あり — —
RSDS（エミュレーション、外部抵抗、1R） 差動 デュアル電源デバイス — あり — —
RSDS（エミュレーション、外部抵抗、3R） 差動 すべて — あり — —
PPDS（専用）4 差動 デュアル電源デバイス — あり — —
PPDS （エミュレーション、外部抵抗） 差動 デュアル電源デバイス — あり — —
LVPECL 差動 すべて あり — — —
Bus LVDS 差動 すべて あり あり 5 — —
TMDS 差動 デュアル電源デバイス あり — — —
Sub-LVDS 差動 デュアル電源デバイス あり あり6 — —
SLVS 差動 デュアル電源デバイス あり あり7 — —
HiSpi 差動 デュアル電源デバイス あり — — —
関連情報
1 MAX® 10 16、25、40、50デバイスでのみ使用可能
2 入力は、差動入力を2つのシングル・エンド入力として扱い、それらのうち1つのみをデコードします。
3 出力は、2つのシングル・エンド出力バッファを、2番目の出力バッファを反転させてプログラミングした状態で使用します。
4 専用LVDSトランスミッタは、下側のI/Oバンクでのみ使用できます。LVDSレシーバは、すべてのI/Oバンクで使用できます。
5 出力は、2つのシングル・エンド出力バッファを、2番目の出力バッファを反転させてプログラミングした状態で使用します。単独の直列抵抗が必要です。
6 外部終端抵抗が必要です。
7 出力は、2つのシングル・エンド出力バッファをエミュレーション差動出力として使用します。外部終端抵抗が必要です。
レベル 2 の表題