インテルのみ表示可能 — GUID: sam1394015521693
Ixiasoft
3.1. ガイドライン:VCCIO範囲における検討事項
3.2. ガイドライン: 電圧リファレンスのI/O規格に関する制約
3.3. ガイドライン:LVTTL / LVCMOS入力バッファのクランプ・ダイオードを有効にする
3.4. ガイドライン: LVDSのI/O制約規則に対する準拠
3.5. ガイドライン:I/O制約のルール
3.6. ガイドライン:アナログ-デジタル・コンバータのI/O制約
3.7. ガイドライン: 外部メモリー・インターフェイスのI/Oに関する制約
3.8. ガイドライン:兼用コンフィグレーション・ピン
3.9. ガイドライン: MAX® 10 E144パッケージのクロックおよびデータ入力信号
インテルのみ表示可能 — GUID: sam1394015521693
Ixiasoft
2.2.2. MAX® 10 I/Oバンクの配置
I/Oバンクはデバイスの外周部に配置されています。
各デバイス・パッケージで使用可能なモジュラーI/Oバンクについて詳しくは、それぞれのデバイスのピンアウト・ファイルを参照してください。
図 3. MAX® 10 02デバイスのI/Oバンク(暫定版)
図 4. MAX® 10 04および08デバイスのI/Oバンク(暫定版)
図 5. MAX® 10 16、25、40、50デバイスのI/Oバンク(暫定版)