HPS Ethernet Media Access Controller (EMAC) のタイミング特性

インテル® Agilex™ デバイス・データシート

ダウンロード PDF

ID 683301

日付 6/02/2021

バージョン current

Public

図 10. RGMII TXのタイミング図

表 84. インテル® Agilex™デバイスのRGMII RXのタイミング要件仕様ステータスについては、データシートのステータスの表を参照してください。
シンボル	説明	最小値	標準値	最大値	単位
T_clk (1000Base-T)	RX_CLKクロック周期	—	8	—	ns
T_clk (100Base-T)	RX_CLKクロック周期	—	40	—	ns
T_clk (10Base-T)	RX_CLKクロック周期	—	400	—	ns
T_dutycycle (1000Base-T)	RX_CLKデューティー・サイクル	45	50	55	%
T_dutycycle (10/100Base-T)	RX_CLKデューティー・サイクル	40	50	60	%
T_su	RX_D/RX_CTLからRX_CLK間のセットアップ時間	1	—	—	ns
T_h ⁹⁵	RX_CLKからRX_D/RX_CTL間のホールド時間	1	—	—	ns

図 11. RGMII RXのタイミング図

表 85. インテル® Agilex™デバイスのReduced Media Independent Interface (RMII) クロックのタイミング要件仕様ステータスについては、データシートのステータスの表を参照してください。
シンボル	説明	最小値	標準値	最大値	単位
T_clk	REF_CLKクロック周期。HPS TX_CLKにより供給されます。	—	20	—	ns
T_clk	REF_CLKクロック周期。外部クロックソースにより供給されます。	—	20	—	ns
T_{dutycycle_int}	クロック・デューティー・サイクル。REF_CLKはTX_CLKにより供給されます。	35	50	65	%
T_{dutycycle_ext}	クロック・デューティー・サイクル。REF_CLKは外部クロックソースにより供給されます。	35	50	65	%

表 86. インテル® Agilex™デバイスのRMII TXのタイミング要件仕様ステータスについては、データシートのステータスの表を参照してください。
シンボル	説明	最小値	標準値	最大値	単位
T_d	TX_CLKからTXD/TX_CTL間の出力データ遅延	2	—	10	ns

図 12. RMII TXのタイミング図

表 87. インテル® Agilex™デバイスのRMII RXのタイミング要件仕様ステータスについては、データシートのステータスの表を参照してください。
シンボル	説明	最小値	標準値	最大値	単位
T_su	RX_D/RX_CTLセットアップ時間	2	—	—	ns
T_h	RX_D/RX_CTLホールド時間	1	—	—	ns

図 13. RMII RXのタイミング図

図 14. MDIOのタイミング図

⁹³ 立ち上がり時間と立ち下がり時間は、I/O規格、ドライブ強度、および負荷によって異なります。インテル®では、コンフィグレーションをシミュレートすることをお勧めします。

⁹⁴ クロック-データ間のスキューを実装していないPHYを接続する場合、PHYの1nsのデータ-クロック間のスキュー要件を満たすために、HPS I/Oプログラマブル遅延を使用してTX_CLKを1.5から2.0ns遅延させることが可能です。

⁹⁵ クロック-データ間のスキューを実装していないPHYを接続する場合、HPS I/Oプログラマブル遅延を使用してRX_CLKを1.5から2ns遅延させることにより、HPS EMACの1nsのセットアップ時間を満たすことができます。