インテル® Agilex™ デバイス・データシート

ダウンロード PDF
ID 683301
日付 6/02/2021
Public
ドキュメント目次
ドキュメント目次 x
インテル® Agilex™ デバイス・データシート
インテル® Agilex™ デバイス・データシート x
電気的特性 スイッチング特性 コンフィグレーションの仕様 I/Oタイミング プログラマブルIOE遅延 用語集 インテルAgilexデバイス・データシートの改訂履歴
電気的特性 x
動作条件
動作条件 x
絶対最大定格 最大許容オーバーシュートおよびアンダーシュート電圧 推奨動作条件 DC特性 I/O規格の仕様
推奨動作条件 x
推奨動作条件 1.1.1.3.2. トランシーバー電源の動作条件 HPS電源の動作条件
DC特性 x
供給電流および消費電力 I/Oピンのリーク電流 バスホールド仕様 OCTキャリブレーション精度の仕様 キャリブレーションなしOCTの抵抗許容差の仕様 ピン・キャパシタンス 内部ウィークプルアップ抵抗 シュミットトリガー入力のヒステリシスの仕様
I/O規格の仕様 x
シングルエンドI/O規格の仕様 シングルエンドSSTL、HSTL、HSUL、およびPOD I/Oリファレンス電圧の仕様 シングルエンドSSTL、HSTL、HSUL、およびPOD I/O規格信号の仕様 差動SSTL、HSTL、および差動HSUL I/O規格の仕様 差動POD I/O規格の仕様 差動I/O規格の仕様
スイッチング特性 x
コア性能の仕様 ペリフェラル性能の仕様 Eタイル・トランシーバーの性能の仕様 Pタイル・トランシーバーの性能の仕様 Rタイル・トランシーバーの性能の仕様 Fタイル・トランシーバーの性能の仕様 HPS性能の仕様
コア性能の仕様 x
クロックツリーの仕様 I/O PLLの仕様 DSPブロックの仕様 メモリーブロックの仕様 ローカル温度センサーの仕様 リモート温度ダイオードの仕様 電圧センサーの仕様
ペリフェラル性能の仕様 x
LVDS SERDESの仕様 DPAロック時間の仕様 LVDS SERDESソフトCDR正弦ジッター許容値の仕様 1.2.2.4. ハード・メモリー・コントローラーでサポートされているメモリー規格 1.2.2.5. ソフト・メモリー・コントローラーでサポートされているメモリー規格 1.2.2.6. HPSハード・メモリー・コントローラーでサポートされているメモリー規格 DLL範囲の仕様 メモリー出力クロックジッターの仕様
Eタイル・トランシーバーの性能の仕様 x
Eタイル・トランシーバーの性能 Eタイル・トランシーバーのリファレンス・クロックの仕様 Eタイルのトランスミッターの仕様 Eタイルのレシーバーの仕様
Pタイル・トランシーバーの性能の仕様 x
Pタイル・トランシーバーの性能 Pタイル・トランシーバーのリファレンス・クロックの仕様 Pタイルのトランスミッターの仕様 Pタイルのレシーバーの仕様
Rタイル・トランシーバーの性能の仕様 x
Rタイル・トランシーバーの性能 Rタイル・トランシーバーのリファレンス・クロックの仕様 Rタイルのトランスミッターの仕様 Rタイルのレシーバーの仕様
Fタイル・トランシーバーの性能の仕様 x
Fタイル・トランシーバーの性能 Fタイル・トランシーバーのリファレンス・クロックの仕様 Fタイルのトランスミッターの仕様 Fタイルのレシーバーの仕様 Fタイルの電気的コンプライアンス
HPS性能の仕様 x
HPSクロックの性能 HPS内部オシレーター周波数 HPS PLLの仕様 HPSコールドリセット HPS SPIのタイミング特性 HPS SD/MMCのタイミング特性 HPS USB UPLIのタイミング特性 HPS Ethernet Media Access Controller (EMAC) のタイミング特性 HPS I2Cのタイミング特性 HPS NANDのタイミング特性 HPSトレースのタイミング特性 HPS GPIOインターフェイス HPS JTAGのタイミング特性 HPSプログラマブルI/Oのタイミング特性
コンフィグレーションの仕様 x
一般的なコンフィグレーションのタイミング仕様 PORの仕様 外部コンフィグレーション・クロックソースの要件 JTAGコンフィグレーション・タイミング ASコンフィグレーション・タイミング Avalon® Streaming (Avalon®-ST) のコンフィグレーション・タイミング コンフィグレーション・ビット・ストリームのサイズ
インテル® Agilex™ デバイス・データシート

HPS NANDのタイミング特性

表 90.   インテル® Agilex™デバイスのHPS NAND ONFI 1.0のタイミング要件仕様ステータスについては、データシートのステータスの表を参照してください。
シンボル 説明 最小値 最大値 単位
TWP 107 ライト・イネーブル・パルス幅 10 — ns
TWH 107 ライト・イネーブル・ホールド時間 7 — ns
TRP 107 リード・イネーブル・パルス幅 10 — ns
TREH 107 リード・イネーブル・ホールド時間 7 — ns
TCLS 107 ライト・イネーブル・セットアップ時間へのコマンド・ラッチ・イネーブル 10 — ns
TCLH 107 ライト・イネーブル・ホールド時間へのコマンド・ラッチ・イネーブル 5 — ns
TCS 107 ライト・イネーブル・セットアップ時間へのチップイネーブル 15 — ns
TCH 107 ライト・イネーブル・ホールド時間へのチップイネーブル 5 — ns
TALS 107 ライト・イネーブル・セットアップ時間へのアドレス・ラッチ・イネーブル 10 — ns
TALH 107 ライト・イネーブル・ホールド時間へのアドレス・ラッチ・イネーブル 5 — ns
TDS 107 ライト・イネーブル・セットアップ時間へのデータ 7 — ns
TDH 107 ライト・イネーブル・ホールド時間へのデータ 5 — ns
TWB 107 R/B LowへのライトイネーブルHigh — 200 ns
TCEA データアクセス時間へのチップイネーブル — 100 ns
TREA データアクセス時間へのリードイネーブル — 40 ns
TRHZ データ・ハイ・インピーダンスへのリードイネーブル — 200 ns
TRR リードイネーブルLowへのReady 20 — ns
図 16. NANDコマンドラッチのタイミング図
図 17. NANDアドレスラッチのタイミング図
図 18. NANDデータ出力サイクルのタイミング図
図 19. NANDデータ入力サイクルのタイミング図
図 20. Extended Data Output (EDO) サイクルのNANDデータ入力のタイミング図
図 21. NANDリードステータスのタイミング図
図 22. NANDリード・ステータス・エンハンストのタイミング図
107 このタイミングはソフトウェアでプログラム可能です。NANDフラッシュ・コントローラーのソフトウェアでプログラム可能なタイミングの詳細については、 インテル® Agilex™ハード・プロセッサー・システムのテクニカル・リファレンス・マニュアル内、NANDフラッシュコントローラーの章を参照してください。
レベル 2 の表題