インテルのみ表示可能 — GUID: qfs1583213462353
Ixiasoft
メモリー出力クロックジッターの仕様
クロックジッターの仕様は、I/O PLLによってクロック供給されるメモリー出力クロックピン、または指定されたPHYクロック・ネットワーク上に配線されたPLL出力によってクロック供給される差動信号スプリッターおよびダブルデータI/O回路を使用して生成されるメモリー出力クロックピンに適用されます。インテル®では、ジッターのパフォーマンスを向上させるために、PHYクロック・ネットワークを使用することをお勧めします。
メモリークロック出力ジッターは、入力クロックの位相ジッター (積分帯域幅10 kHzから50 MHz) がピーク・ツー・ピークで20 ps以下、または1e-12 BERで1.42 ps RMSおよび1e-16 BERで1.22 ps以下の場合、JEDEC*の仕様内となります。