インテル® Agilex™ デバイス・データシート

ダウンロード PDF
ID 683301
日付 6/02/2021
Public
ドキュメント目次
ドキュメント目次 x
インテル® Agilex™ デバイス・データシート
インテル® Agilex™ デバイス・データシート x
電気的特性 スイッチング特性 コンフィグレーションの仕様 I/Oタイミング プログラマブルIOE遅延 用語集 インテルAgilexデバイス・データシートの改訂履歴
電気的特性 x
動作条件
動作条件 x
絶対最大定格 最大許容オーバーシュートおよびアンダーシュート電圧 推奨動作条件 DC特性 I/O規格の仕様
推奨動作条件 x
推奨動作条件 1.1.1.3.2. トランシーバー電源の動作条件 HPS電源の動作条件
DC特性 x
供給電流および消費電力 I/Oピンのリーク電流 バスホールド仕様 OCTキャリブレーション精度の仕様 キャリブレーションなしOCTの抵抗許容差の仕様 ピン・キャパシタンス 内部ウィークプルアップ抵抗 シュミットトリガー入力のヒステリシスの仕様
I/O規格の仕様 x
シングルエンドI/O規格の仕様 シングルエンドSSTL、HSTL、HSUL、およびPOD I/Oリファレンス電圧の仕様 シングルエンドSSTL、HSTL、HSUL、およびPOD I/O規格信号の仕様 差動SSTL、HSTL、および差動HSUL I/O規格の仕様 差動POD I/O規格の仕様 差動I/O規格の仕様
スイッチング特性 x
コア性能の仕様 ペリフェラル性能の仕様 Eタイル・トランシーバーの性能の仕様 Pタイル・トランシーバーの性能の仕様 Rタイル・トランシーバーの性能の仕様 Fタイル・トランシーバーの性能の仕様 HPS性能の仕様
コア性能の仕様 x
クロックツリーの仕様 I/O PLLの仕様 DSPブロックの仕様 メモリーブロックの仕様 ローカル温度センサーの仕様 リモート温度ダイオードの仕様 電圧センサーの仕様
ペリフェラル性能の仕様 x
LVDS SERDESの仕様 DPAロック時間の仕様 LVDS SERDESソフトCDR正弦ジッター許容値の仕様 1.2.2.4. ハード・メモリー・コントローラーでサポートされているメモリー規格 1.2.2.5. ソフト・メモリー・コントローラーでサポートされているメモリー規格 1.2.2.6. HPSハード・メモリー・コントローラーでサポートされているメモリー規格 DLL範囲の仕様 メモリー出力クロックジッターの仕様
Eタイル・トランシーバーの性能の仕様 x
Eタイル・トランシーバーの性能 Eタイル・トランシーバーのリファレンス・クロックの仕様 Eタイルのトランスミッターの仕様 Eタイルのレシーバーの仕様
Pタイル・トランシーバーの性能の仕様 x
Pタイル・トランシーバーの性能 Pタイル・トランシーバーのリファレンス・クロックの仕様 Pタイルのトランスミッターの仕様 Pタイルのレシーバーの仕様
Rタイル・トランシーバーの性能の仕様 x
Rタイル・トランシーバーの性能 Rタイル・トランシーバーのリファレンス・クロックの仕様 Rタイルのトランスミッターの仕様 Rタイルのレシーバーの仕様
Fタイル・トランシーバーの性能の仕様 x
Fタイル・トランシーバーの性能 Fタイル・トランシーバーのリファレンス・クロックの仕様 Fタイルのトランスミッターの仕様 Fタイルのレシーバーの仕様 Fタイルの電気的コンプライアンス
HPS性能の仕様 x
HPSクロックの性能 HPS内部オシレーター周波数 HPS PLLの仕様 HPSコールドリセット HPS SPIのタイミング特性 HPS SD/MMCのタイミング特性 HPS USB UPLIのタイミング特性 HPS Ethernet Media Access Controller (EMAC) のタイミング特性 HPS I2Cのタイミング特性 HPS NANDのタイミング特性 HPSトレースのタイミング特性 HPS GPIOインターフェイス HPS JTAGのタイミング特性 HPSプログラマブルI/Oのタイミング特性
コンフィグレーションの仕様 x
一般的なコンフィグレーションのタイミング仕様 PORの仕様 外部コンフィグレーション・クロックソースの要件 JTAGコンフィグレーション・タイミング ASコンフィグレーション・タイミング Avalon® Streaming (Avalon®-ST) のコンフィグレーション・タイミング コンフィグレーション・ビット・ストリームのサイズ
インテル® Agilex™ デバイス・データシート

最大許容オーバーシュートおよびアンダーシュート電圧

遷移中は、入力信号が次の表に一覧表示されている電圧までオーバーシュートする場合があります。また、100 mA未満かつ期間が20 ns未満の入力電流に対しては、1.8 VのVCCIO_HPS/ VCCIO_SDMを使用するときは–1.1 Vに、1.2 VのVCCIO_PIOを使用するときには–0.3 Vまでアンダーシュートする場合があります。

VCCIO_PIO = 1.5 Vを使用する場合、1.7 Vを超えるオーバーシュートおよび0 V未満のアンダーシュートは許容されません。

最大許容オーバーシュートの期間は、デバイス寿命全体におけるHigh時間のパーセンテージ (([delta T]/T) × 100として計算) として指定されています。DC信号は、100%のデューティー・サイクルに相当します。

表 5.   インテル® Agilex™デバイスの遷移中の最大許容オーバーシュート (GPIOバンクの1.2 V I/Oの場合)

この表では、最大許容入力オーバーシュート電圧とオーバーシュート電圧の持続時間をデバイス寿命のパーセンテージで一覧表示しています。

仕様ステータスについては、データシートのステータスの表を参照してください。

シンボル 説明 条件 (V) TJにおける％としてのオーバーシュートの期間 = 100°C 単位
Vi (AC) AC入力電圧 VCCIO_PIO + 0.30 100 %
VCCIO_PIO + 0.35 37 %
VCCIO_PIO + 0.40 9 %
VCCIO_PIO + 0.45 3 %
VCCIO_PIO + 0.50 1 %
> VCCIO_PIO + 0.50 オーバーシュートは許容されません。 %
表 6.   インテル® Agilex™デバイスの遷移中の最大許容オーバーシュート (HPSバンクおよびSDM I/Oバンクの1.8 V I/Oの場合)

この表では、最大許容入力オーバーシュート電圧とオーバーシュート電圧の持続時間をデバイス寿命のパーセンテージで一覧表示しています。

仕様ステータスについては、データシートのステータスの表を参照してください。

シンボル 説明 条件 (V) TJにおける％としてのオーバーシュートの期間 = 100°C 単位
Vi (AC) AC入力電圧 VCCIO_SDM + 0.30、VCCIO_HPS + 0.30 100 %
VCCIO_SDM + 0.35、VCCIO_HPS + 0.35 60 %
VCCIO_SDM + 0.40、VCCIO_HPS + 0.40 30 %
VCCIO_SDM + 0.45、VCCIO_HPS + 0.45 20 %
VCCIO_SDM + 0.50、VCCIO_HPS + 0.50 10 %
VCCIO_SDM + 0.55、VCCIO_HPS + 0.55 6 %
>VCCIO_SDM + 0.55、>VCCIO_HPS + 0.55 オーバーシュートは許容されません。 %

例えば、1.26 V VCCIO_PIOで1.2 V I/O規格を使用する場合、1.71 Vにオーバーシュートする信号は、デバイスの寿命全体で約3%の間1.71 Vでしか発生しません。1.56 Vのオーバーシュートの場合、オーバーシュートのHigh時間のパーセンテージは、デバイスの寿命全体で100%にもなる可能性があります。

図 1.  インテル® Agilex™デバイスのオーバーシュート期間の例 (VCCIO_PIO = 1.26 Vでの1.2 V GPIOバンクの場合)
レベル 2 の表題