インテルのみ表示可能 — GUID: lzm1583213420777
Ixiasoft
メモリーブロックの仕様
メモリーブロックのパフォーマンスを最大限に引き出すには、オンチップPLLからグローバル・クロック・ルーティングを介してメモリーブロックを使用し、出力デューティー・サイクルを50%に設定します。メモリーブロック・クロック・スキームに向けたタイミングを報告するには、インテル® Quartus® Prime開発ソフトウェアを使用してください。
エラー検出巡回冗長検査 (CRC) 機能を使用する場合、fMAXの低下は存在しません。
| メモリー | モード | パフォーマンス | 単位 | |||
|---|---|---|---|---|---|---|
| -1V | -2V | –3V、–3E | –4F、–4X | |||
| MLAB | シングルポートRAM/ROM シンプル・デュアルポートRAM |
1,000 | 782 | 667 | 600 | MHz |
| read-during-writeオプションを備えたシンプル・デュアルポートRAM | 630 | 510 | 460 | 330 | MHz | |
| M20K Block36 | シングルポートRAM/ROM シンプル・デュアルポートRAM |
1,000 (HS) 850 (LP) |
782 (HS) 664 (LP) |
667 (HS) 567 (LP) |
600 (HS) 510 (LP) |
MHz |
| シンプル・デュアルポートRAM、コヒーレント読み出しイネーブル | 1,000 (HS) 850 (LP) |
782 (HS) 664 (LP) |
667 (HS) 567 (LP) |
600 (HS) 510 (LP) |
MHz | |
| read-during-writeオプションがOld Dataに設定されたシングルポートRAM read-during-writeオプションがOld Dataに設定されたシンプル・デュアルポートRAM |
800 (HS) 680 (LP) |
640 (HS) 540 (LP) |
560 (HS) 476 (LP) |
480 (HS) 410 (LP) |
MHz | |
| ECCがイネーブルされたシンプル・デュアルポートRAM、512 × 32 | 600 (HS) 500 (LP) |
480 (HS) 400 (LP) |
420 (HS) 357 (LP) |
360 (HS) 300 (LP) |
MHz | |
| ECCとオプションのパイプライン・レジスターがイネーブルされたシンプル・デュアルポートRAM、512 × 32 | 1,000 (HS) 850 (LP) |
782 (HS) 664 (LP) |
667 (HS) 567 (LP) |
600 (HS) 510 (LP) |
MHz | |
| デュアルポートROM 真のデュアルポートRAM |
600 (HS) | 500 (HS) | 420 (HS) | 360 (HS) | MHz | |
| シンプルQuadポートRAM | 600 (HS) | 480 (HS) | 420 (HS) | 360 (HS) | MHz | |
| eSRAM | シンプル・デュアルポート | 750 | 640 | 500 | 500 | MHz |
36 M20Kブロックの場合、タイミング/消費電力の最適化機能を使用できます。使用可能なオプションは、High Speed (HS) およびLow Power (LP) です。このタイミング/消費電力の最適化機能の詳細については、 Agilex™ Embedded Memory User Guideを参照してください。