インテルのみ表示可能 — GUID: skv1637270581101
Ixiasoft
4.1. ダイナミック・リコンフィグレーション・デザインとコンフィグレーション・プロファイルの生成
4.2. ダイナミック・リコンフィグレーションの QSF 設定
4.3. QSF で駆動されるフローを使用するダイナミック・リコンフィグレーション
4.4. ダイナミック・リコンフィグレーションの規則
4.5. ハードウェアの状態とコンフィグレーション・プロファイル
4.6. Nios® ベースのダイナミック・リコンフィグレーション・フロー
4.7. Tile Assignment Editor の使用
4.8. ダイナミック・リコンフィグレーション・グループの配置の視覚化
4.9. IP_COLOCATE 階層の割り当て
4.10. 例: マルチレート IP フローを使用するダイナミック・リコンフィグレーション
4.11. 例: ダイナミック・リコンフィグレーションのプログラミング・シーケンス
4.12. ダイナミック・リコンフィグレーション・エラーの回復処理
4.13. プロファイル番号の特定
4.14. マスター・クロック・チャネル
4.15. IP_RECONFIG_GROUP_PARENT QSF 割り当ての使用
4.16. IP コアのシミュレーション
6.1. Dynamic Reconfiguration New Trigger
6.2. Dynamic Reconfiguration Next Profile 0
6.3. Dynamic Reconfiguration Next Profile 1
6.4. Dynamic Reconfiguration Next Profile 2
6.5. Dynamic Reconfiguration Next Profile 3
6.6. Dynamic Reconfiguration Next Profile 4
6.7. Dynamic Reconfiguration Next Profile 5
6.8. Dynamic Reconfiguration Next Profile 6
6.9. Dynamic Reconfiguration Next Profile 7
6.10. Dynamic Reconfiguration Next Profile 8
6.11. Dynamic Reconfiguration Next Profile 9
6.12. Dynamic Reconfiguration Next Profile 10
6.13. Dynamic Reconfiguration Next Profile 11
6.14. Dynamic Reconfiguration Next Profile 12
6.15. Dynamic Reconfiguration Next Profile 13
6.16. Dynamic Reconfiguration Next Profile 14
6.17. Dynamic Reconfiguration Next Profile 15
6.18. Dynamic Reconfiguration Next Profile 16
6.19. Dynamic Reconfiguration Next Profile 17
6.20. Dynamic Reconfiguration Next Profile 18
6.21. Dynamic Reconfiguration Next Profile 19
6.22. Dynamic Reconfiguration Avalon MM Timeout
6.23. Dynamic Reconfiguration TX Channel Reconfiguration
6.24. Dynamic Reconfiguration RX Channel Reconfiguration
6.25. Dynamic Reconfiguration TX Channel in Reset Acknowledgment
6.26. Dynamic Reconfiguration TX Channel out of Reset
6.27. Dynamic Reconfiguration TX Channel Reset Control Init Status
6.28. Dynamic Reconfiguration TX Channel Source Alarm
6.29. Dynamic Reconfiguration RX Channel in Reset Acknowledgment
6.30. Dynamic Reconfiguration RX Channel out of Reset
6.31. Dynamic Reconfiguration RX Channel Reset Control Init Status
6.32. Dynamic Reconfiguration RX Channel Source Alarm
6.33. Dynamic Reconfiguration Local Error Status
インテルのみ表示可能 — GUID: skv1637270581101
Ixiasoft
2.4. コントロールおよびステータス・インターフェイス
| ポート名 | 幅 (ビット) | I/O 方向 | 詳細 |
|---|---|---|---|
| o_dr_curr_profile_id | 15 | 出力 | 選択されているプロファイルを指定します。 この信号は、o_dr_new_cfg_applied が 1 の場合にのみ有効になります。 デザインが動的にリコンフィグレーションされるかを判断するには、値をデコードする必要があります。 |
| o_dr_new_cfg_applied | 1 | 出力 | タイルの CSR、マルチプレクサーの選択などを含む、外部ロジックに対する新しいコンフィグレーション設定を指定します。 信号がアクティブでサンプリングされると、外部ロジックは肯定応答を返し、完全なハンドシェイク・シグナリングを完了します。これはハードウェアの動作であるため、信号はナノ秒の範囲内で完了します。 この信号がアクティブになると、 Nios® は、ダイナミック・リコンフィグレーション・フローの次のプロセスに進む前に、肯定応答の監視を続けます。肯定応答がサンプリングされると、この信号は非アクティブになり、 Nios® は次のステップに進みます。肯定応答が長期間にわたってサンプリングされず、タイムアウトが有効になると、この信号も非アクティブになります。 Nios® はタイムアウト時に次のステップに進みます。この場合は、タイムアウト・エラーも通知されます。 |
| i_dr_new_cfg_applied_ack | 1 | 入力 | o_dr_new_cfg_applied 信号に応答する完全なハンドシェイクの肯定応答を指定します。 信号は、1 に設定されている場合にアクティブです。 |
| o_dr_in_progress | 1 | 出力 | ダイナミック・リコンフィグレーションが進行中であることを指定します。 この信号は、1 に設定されている場合にアクティブです。 |
| o_dr_error_status | 1 | 出力 | 全体的なダイナミック・リコンフィグレーションの SIP エラーステータスを指定します (動的にリコンフィグレーションされた Nios® ファームウェアのエラーを含む)。 この信号は、1 に設定されている場合にアクティブです。 |
| o_dr_fast_sim_clk_sel | 1 | 出力 | シミュレーション時にのみ使用されます。使用している場合は、i_cpu_clk ポートを異なる入力周波数で駆動することで、シミュレーション・ランタイムの短縮が可能です。
|