F-Tile Dynamic Reconfiguration Suite Intel® FPGA IP ユーザーガイド

ID 711009
日付 9/30/2024
Public
ドキュメント目次

6.29. Dynamic Reconfiguration RX Channel in Reset Acknowledgment

表 51.   dyn_rcfg_dr_rx_fully_reset_ack_reg
オフセット 0x70
アドレス指定モード 32 ビット
内容 ダイナミック・リコンフィグレーションのステータスレジスター
表 52.   dyn_rcfg_dr_rx_fully_reset_ack_reg のフィールドの説明
ビット タイプ リセット 詳細
31:20 RO 0 予約済み
19:0 RO 0 RX Channel is Fully in Reset State

RX チャネルが完全にリセット状態であることを示します。

RX が完全にリセット状態のステータス [N] = i_rx_lane_current_state[(19-N)*3+0] (この場合、N は 0 から 19 のチャネル数です)

  • N = 0-3: FHT チャネル 0-3
  • N = 4-19: FGT チャネル 0-15