F-Tile Dynamic Reconfiguration Suite Intel® FPGA IP ユーザーガイド

ID 711009
日付 9/30/2024
Public
ドキュメント目次

6.22. Dynamic Reconfiguration Avalon MM Timeout

表 37.   dyn_rcfg_dr_avmm_timeout_reg
オフセット 0x54
アドレス指定モード 32 ビット
内容 ダイナミック・リコンフィグレーションのコントロールおよびステータスレジスター
表 38.   dyn_rcfg_dr_avmm_timeout_reg のフィールドの説明
ビット タイプ リセット 詳細
31:18 RO 0 予約済み
27:8 RW AVMM_TIMEOUT_RSTVAL=20 Avalon Memory-Mapped Interface (Avalon MM) Time-Out Tick

DR CSR アドレス空間をターゲットとする、または IP アクセスパスを介してタイル CSR アドレス空間をターゲットとする Avalon MM アクセスサイクルのタイムアウト値を変更します。

タイムアウトの分解能は 256 DR CSR クロックティック単位です。例えば、CSR クロックが 100MHz の場合、タイムアウト値の 4 は、4*256*10ns = 10.24us を表します。
  • 0 = タイムアウトを無効にする
  • 1 = 1 * 256 クロックティック
  • 2 = 2 * 256 クロックティック
  • ...
  • N = N * 256 クロックティック

Ready For Next Trigger が 0 に設定されている場合は、このフィールドをプログラミングしないでください。

7:0 RO 0 予約済み
注: AVMM_TIMEOUT_RSTVAL は、サポートされている最大周波数に対応することで、リセット値が少なくとも 10us になるようにします。