F-Tile Dynamic Reconfiguration Suite Intel® FPGA IP ユーザーガイド

ID 711009
日付 9/30/2024
Public
ドキュメント目次

6.28. Dynamic Reconfiguration TX Channel Source Alarm

表 49.   dyn_rcfg_dr_tx_src_alarm_reg
オフセット 0x6C
アドレス指定モード 32 ビット
内容 ダイナミック・リコンフィグレーションのステータスレジスター
表 50.   dyn_rcfg_dr_tx_src_alarm_reg のフィールドの説明
ビット タイプ リセット 詳細
31:20 RO 0 予約済み
19:0 RO 0 TX Channel Source Alarm

要求されていない変更が TX レーンの状態で発生したことを示します (PLL ロックの喪失やその他のエラー状態など)。dr_tx_clear_alarm がアサートされるまでスティッキーです。

  • N = 0-3: FHT チャネル 0-3
  • N = 4-19: FGT チャネル 0-15
この場合、N は 0 から 19 のチャネル数です。