F-Tile Dynamic Reconfiguration Suite Intel® FPGA IP ユーザーガイド

ID 711009
日付 9/30/2024
Public
ドキュメント目次

6.1. Dynamic Reconfiguration New Trigger

表 12.   dyn_rcfg_dr_trigger_reg
オフセット 0x00
アドレス指定モード 32ビット
内容 ダイナミック・リコンフィグレーションのコントロールおよびステータスレジスター
表 13.   dyn_rcfg_dr_trigger_reg のフィールドの説明
ビット タイプ リセット 詳細
31:2 RO 0 予約済み
1 RO   Ready for New Trigger
DR IP で新しい Trigger Reconfiguration 要求を受け入れる準備ができているかを示します。ホスト・ソフトウェアは、Trigger Reconfiguration を介して新しい要求をトリガーする前に、レディーステータスをポーリングする必要があります。
  • 0: 準備ができていません
  • 1: 準備ができています
0 RWC 0 Trigger Reconfiguration

ホスト・ソフトウェアによって値が 1 に設定されると、 Nios® コアはダイナミック・リコンフィグレーション・フローの実行を開始します。このフローでは、関連する DR CSR フィールドが読み取られてユーザーの DR の意図を確認後、他のさまざまなステップが続きます。

Nios® コアでトリガーイベントが正常にキャプチャーされると、ハードウェアはこのビットを値 0' にクリアします。

ソフトウェアで読み取る場合、値は常に 0 です。このレジスターへの値 0 の書き込みに効果はありません。

Ready For Next Trigger が 0 に設定されている場合は、このフィールドの値を 1 にプログラミングしないでください。

注: このフィールドをプログラミングする際に、対応するチャネルの dyn_rcfg_dr_txch2reconfig_busy_reg/dyn_rcfg_dr_rxch2reconfig_busy_reg ビットの値が 1 にプログラミングされ、それらに関連付けられている BUSY ビットの値が 1 の場合、このプログラミング・シーケンスは無効です。この場合、結果は不確定になります。