F-Tile Dynamic Reconfiguration Suite Intel® FPGA IP ユーザーガイド

ID 711009
日付 9/30/2024
Public
ドキュメント目次

4.7. Tile Assignment Editor の使用

qsf 割り当てをディスクリート IP で構成する場合は、Tile Assignment Editor を使用することができます。Tile Assignment Editor を開くには、 Quartus® Prime Menu > Assignments > Tile Assignment Editorをクリックします。

図 5. Tile Assignment Editor
Tile Assignment Editor は、次の 3 つのセクションで構成されます。
  • New DR Group
    新しいダイナミック・リコンフィグレーション・グループとそれに関連付けられる属性を作成します。関連付けられる属性は次のとおりです。
    • Group Name: 各リコンフィグレーション・グループには、ユーザーが選択する一意の名前が必要です。
    • Group Type: Exclusive は、そのグループが単独でのみアクティブになれることを意味します。Inclusive は、そのグループが他のダイナミック・リコンフィグレーション・グループとともにアクティブになれることを意味します。
    • Reconfiguration Controller: リコンフィグレーション・コントローラー IP への階層パスを提供します。
    • Has Master Clock Channel: ダイナミック・リコンフィグレーション・グループのマスター・クロック・チャネルを指定する場合に選択します。マスター・クロック・チャネルを指定しない場合は、Quartus Support Logic Generation でデフォルトの選択が行われます。
    • Building block instance name: マスター・クロック・チャネルに関連付けられるビルディング・ブロックの名前を提供します。
    • Clock port: BB インスタンスのクロックポート名を提供します。これは、マスター・クロック・チャネルです。
  • Grouped IP Instances
    ダイナミック・リコンフィグレーション・グループに割り当てられている IP の現在のリストと、それらに関連付けられている属性を表示します。IP は階層順にリストされます。各 IP には、次の関連属性を選択することができます。
    • Is startup instance: ハードウェアまたはシミュレーションの起動時にアクティブになるダイナミック・リコンフィグレーション・グループ内の IP を特定することができます。
  • Ungrouped IP Instances

    ダイナミック・リコンフィグレーション・グループを定義することができる IP の現在のリストを表示します。IP がダイナミック・リコンフィグレーション・グループに追加されると、その IP はこのリストに表示されなくなります。