インテルのみ表示可能 — GUID: led1648584335996
Ixiasoft
4.1. ダイナミック・リコンフィグレーション・デザインとコンフィグレーション・プロファイルの生成
4.2. ダイナミック・リコンフィグレーションの QSF 設定
4.3. QSF で駆動されるフローを使用するダイナミック・リコンフィグレーション
4.4. ダイナミック・リコンフィグレーションの規則
4.5. ハードウェアの状態とコンフィグレーション・プロファイル
4.6. Nios® ベースのダイナミック・リコンフィグレーション・フロー
4.7. Tile Assignment Editor の使用
4.8. ダイナミック・リコンフィグレーション・グループの配置の視覚化
4.9. IP_COLOCATE 階層の割り当て
4.10. 例: マルチレート IP フローを使用するダイナミック・リコンフィグレーション
4.11. 例: ダイナミック・リコンフィグレーションのプログラミング・シーケンス
4.12. ダイナミック・リコンフィグレーション・エラーの回復処理
4.13. プロファイル番号の特定
4.14. マスター・クロック・チャネル
4.15. IP_RECONFIG_GROUP_PARENT QSF 割り当ての使用
4.16. IP コアのシミュレーション
6.1. Dynamic Reconfiguration New Trigger
6.2. Dynamic Reconfiguration Next Profile 0
6.3. Dynamic Reconfiguration Next Profile 1
6.4. Dynamic Reconfiguration Next Profile 2
6.5. Dynamic Reconfiguration Next Profile 3
6.6. Dynamic Reconfiguration Next Profile 4
6.7. Dynamic Reconfiguration Next Profile 5
6.8. Dynamic Reconfiguration Next Profile 6
6.9. Dynamic Reconfiguration Next Profile 7
6.10. Dynamic Reconfiguration Next Profile 8
6.11. Dynamic Reconfiguration Next Profile 9
6.12. Dynamic Reconfiguration Next Profile 10
6.13. Dynamic Reconfiguration Next Profile 11
6.14. Dynamic Reconfiguration Next Profile 12
6.15. Dynamic Reconfiguration Next Profile 13
6.16. Dynamic Reconfiguration Next Profile 14
6.17. Dynamic Reconfiguration Next Profile 15
6.18. Dynamic Reconfiguration Next Profile 16
6.19. Dynamic Reconfiguration Next Profile 17
6.20. Dynamic Reconfiguration Next Profile 18
6.21. Dynamic Reconfiguration Next Profile 19
6.22. Dynamic Reconfiguration Avalon MM Timeout
6.23. Dynamic Reconfiguration TX Channel Reconfiguration
6.24. Dynamic Reconfiguration RX Channel Reconfiguration
6.25. Dynamic Reconfiguration TX Channel in Reset Acknowledgment
6.26. Dynamic Reconfiguration TX Channel out of Reset
6.27. Dynamic Reconfiguration TX Channel Reset Control Init Status
6.28. Dynamic Reconfiguration TX Channel Source Alarm
6.29. Dynamic Reconfiguration RX Channel in Reset Acknowledgment
6.30. Dynamic Reconfiguration RX Channel out of Reset
6.31. Dynamic Reconfiguration RX Channel Reset Control Init Status
6.32. Dynamic Reconfiguration RX Channel Source Alarm
6.33. Dynamic Reconfiguration Local Error Status
インテルのみ表示可能 — GUID: led1648584335996
Ixiasoft
4.6.1. Nios® データ・メモリー・サイズの選択
Quartus® Prime 開発ソフトウェアは、結合 .mif ファイルを Support Logic Generation ステップで生成します。このファイルには、デザインで使用されるすべてのプロファイルに関連するリコンフィグレーション・データがタイルごとに含まれています。プロジェクト内の各 F タイルにはそれぞれ、独自の結合 .mif ファイルが生成されます。この .mif ファイルは、<project_directory>/support_logic/ ディレクトリーにあります。タイルの Nios® データメモリーに必要なサイズを決定するには、Support Logic Generation ステップで生成されるメッセージを確認します。このメッセージは、 Quartus® Prime GUI の Message ペイン、もしくはメイン・プロジェクト・ディレクトリーにある <project_name>.tlg.rpt ファイルで確認することができます。
メッセージには、デザインの実装に必要な .mif ファイルの正確なサイズが含まれます。形式は次のとおりです。
Info(23089): NIOS data memory size 27428 Bytes is needed to store the data for Dynamic Reconfiguration Controller IP dphy_f_hw/dr_dut/dr_f_0
このメッセージは最小の Nios® データ・メモリー・サイズを示すため、Dynamic Reconfiguration Suite IP の Nios® data memory size プルダウンメニューからは、メッセージに示されているサイズ以上の値を選択する必要があります。メッセージではサイズがバイト単位で示されるのに対し、プルダウンの選択はキロバイト単位で示されることに注意してください。
Nios® メモリーのサイズが正しく設定されていない場合、 Quartus® Prime 開発ソフトウェアは、Support Logic Generation ステップ時に次のようなエラーメッセージを生成します。
Error(23051): NIOS data memory size 16K Bytes of Dynamic Reconfiguration Controller IP dphy_f_hw/dr_dut/dr_f_0 is smaller than required MIF Size of 27428Bytes to store the data in NIOS Memory