F-Tile Dynamic Reconfiguration Suite Intel® FPGA IP ユーザーガイド

ID 711009
日付 9/30/2024
Public
ドキュメント目次

6.23. Dynamic Reconfiguration TX Channel Reconfiguration

表 39.   dyn_rcfg_dr_txch2reconfig_busy_reg
オフセット 0x58
アドレス指定モード 32ビット
内容 ダイナミック・リコンフィグレーションのコントロールおよびステータスレジスター
表 40.   dyn_rcfg_dr_txch2reconfig_busy_reg のフィールドの説明
ビット タイプ リセット 詳細
31:20 RO 0 予約済み
19:0 RWC 0 TX Channel is Busy with Reconfiguration

1 に設定されている場合は、特定の TX チャネルが現在ビジーであり、別のリコンフィグレーションに向けたセットアップができないことを示します。

ソフトウェアは、特定の TX チャネルの Trigger Reconfig ビットの値を 1 に設定する前に、関連するビットをポーリングして値 0 を待機します。関連するビットで 1 の値が続いており、ビジー状態を示す場合は、ソフトウェアで特定の TX チャネルに対して別のリコンフィグレーションのセットアップを試みないでください。

各ビットは、特定の TX チャネルにマッピングされます。
  • [0]: TX チャネル 0
  • [1]: TX チャネル 1
  • ...
  • [19]: TX チャネル 19

TX チャネル 0-3: FHT チャネル 0-3

TX チャネル 4-19: FGT チャネル 0-15

このレジスターに書き込みを行うと、すべてのビジービットがクリアされます。

Ready For Next Trigger が 0 に設定されている場合は、このフィールドをプログラミングしないでください。