インテルのみ表示可能 — GUID: joc1463346043115
Ixiasoft
インテル® Stratix® 10デバイスおよびトランシーバー・チャネル
PCBスタックアップ選択のガイドライン
高速信号PCB配線に関する推奨事項
FPGAファンアウト領域のデザイン
CFP2/CFP4コネクター・ボード・レイアウトのデザイン・ガイドライン
QSFP+/zSFP/QSFP28コネクター・ボード・レイアウトのデザイン・ガイドライン
SMA 2.4 mmレイアウトのデザイン・ガイドライン
Tyco/Amphenol Interlakenコネクターのデザイン・ガイドライン
電気的仕様
AN 766: インテル® Stratix® 10デバイス 高速信号インターフェイス・レイアウトのデザイン・ガイドライン 文書改訂履歴
インテルのみ表示可能 — GUID: joc1463346043115
Ixiasoft
CFP4コネクターレイアウト : 信号ビア、トレース配線の影響、および最適化
このデザイン例で示しているのは、ビア・アンチパッド径、ボイド領域のトレース幅、CFP4コネクターのメイン伝送ライン・インピーダンスの影響です。CFP4の信号ビア・アンチパッドの従来のデザインは、直径50 milに対するものでした。アンチパッド径を40 milに縮小すると、インピーダンスの整合性が高まり、反射が少なくなります。ボイド領域のトレース幅を変更すると、TDR、IL、およびRLのパフォーマンスも向上します。この両方のアプローチを組み合わせて、信号ビア・アンチパッド径を減らし、ボイド領域のトレース幅を大きくすると、最終的にこの領域での反射が改善されます。90 Ω TL配線インピーダンスのファンアウトで述べたように、このアプローチの結果をコネクターで確認して、ILおよびRLへの影響を確認します。
図 55. PCB上のCFP4コネクター領域でのオリジナルおよび最適化されたアンチパッド、トレース幅、およびTLインピーダンス・コンフィグレーション
図 56. TDRならびにフルチャネルILおよびRLのパフォーマンスオリジナルおよび最適化されたアンチパッド、トレース幅、TLインピーダンス・コンフィグレーション、およびPCB上のCFP4コネクター領域。
赤色の線は、50 milのアンチパッドと100 Ω TLインピーダンスを備えたボイド領域の4 milトレース幅を示しています。
濃い青色の線は、40 milのアンチパッドと90 Ω TLインピーダンスのあるボイド領域の6 milトレース幅を示しています。
ピンク色の線は、40 milのアンチパッドと90 Ω TLインピーダンスを備えたボイド領域の9 milトレース幅を示しています。
ILおよびRLの改善は、14 GHzでそれぞれ約0.5 dBと3.6 dBです。