インテルのみ表示可能 — GUID: joc1463371796875
Ixiasoft
インテル® Stratix® 10デバイスおよびトランシーバー・チャネル
PCBスタックアップ選択のガイドライン
高速信号PCB配線に関する推奨事項
FPGAファンアウト領域のデザイン
CFP2/CFP4コネクター・ボード・レイアウトのデザイン・ガイドライン
QSFP+/zSFP/QSFP28コネクター・ボード・レイアウトのデザイン・ガイドライン
SMA 2.4 mmレイアウトのデザイン・ガイドライン
Tyco/Amphenol Interlakenコネクターのデザイン・ガイドライン
電気的仕様
AN 766: インテル® Stratix® 10デバイス 高速信号インターフェイス・レイアウトのデザイン・ガイドライン 文書改訂履歴
インテルのみ表示可能 — GUID: joc1463371796875
Ixiasoft
推奨されるQSFP+ 信号配線
図 78. QSFP+ コネクターでの推奨信号ブレークアウト配線異なる配線色は、異なる配線レイヤーを示します。
信号配線用の適切なGNDリファレンス・プレーンがあることを確認してください。黄色の差動レーンの配線は、任意の信号レイヤー上にすることができます。オレンジ色の差動レーンの配線は、GNDリファレンス・レイヤーがGND02/GND04以外の信号レイヤー上にのみすることができます。これは、コネクタ―直下のカットアウト領域を横断するからです。
オレンジ色の差動レーン配線は、反対方向からすることができます (黄色のレーンと同様)。ただし、配線するのに十分なスペースがあることが条件です。この場合、信号レイヤーすべてを信号配線に使用できます。
メインチャネルの28 GbpsでのQSFP+ パフォーマンスを向上させるため、次のガイドラインに従ってください。
- 各ペアの長さ (PレーンとNレーンの間) のマッチングが必要です。データを回復するには、PレーンとNレーンの両方が同相である必要があります。ペアのスキューマッチングは2 psです。
- ペア間の長さのマッチングは必須ではありません。ただし、設計者が指定した場合は例外です。
- 最適化されたFPGAブレークアウト・レイアウト・デザインについては、FPGAファンアウト領域の章を参照してください。
- FPGAからコネクターまでの配線は常に最短にして、挿入損失を最小限に抑えてください。スタックアップと材料の選択については、PCBスタックアップ選択のガイドラインの章を参照してください。HSSI PCB配線については、高速信号PCB配線に関する推奨事項の章を参照してください。
- チャネルの挿入損失とリターン損失が仕様を満たすようにしてください。電気的仕様の章を参照してください。