インテルのみ表示可能 — GUID: joc1463548749547
Ixiasoft
インテル® Stratix® 10デバイスおよびトランシーバー・チャネル
PCBスタックアップ選択のガイドライン
高速信号PCB配線に関する推奨事項
FPGAファンアウト領域のデザイン
CFP2/CFP4コネクター・ボード・レイアウトのデザイン・ガイドライン
QSFP+/zSFP/QSFP28コネクター・ボード・レイアウトのデザイン・ガイドライン
SMA 2.4 mmレイアウトのデザイン・ガイドライン
Tyco/Amphenol Interlakenコネクターのデザイン・ガイドライン
電気的仕様
AN 766: インテル® Stratix® 10デバイス 高速信号インターフェイス・レイアウトのデザイン・ガイドライン 文書改訂履歴
インテルのみ表示可能 — GUID: joc1463548749547
Ixiasoft
25 Gbps + Interlakenインターフェイス ・コネクターを持つチャネルの PCBデザイン・ガイドラインに関する推奨事項
図 100. Host PCB上のTYCO Interlaken Connector GNDプレーン・カットアウトH = 72.5 mil
P = 47.5 mil
L = 82.5 mil
W = 52.5 mil

ペア内の最大スキュー (P/N間) は2 ps以内です。
GNDリファレンス・カットアウトは、すべてのGNDおよびリファレンス・プレーンに適用する必要があります。GNDカットアウトの寸法は、52.5 mil (W) x 72.5 mil (H) です。
図 100 で使用している標準信号ビアには次の特性があります。
- 10 milドリルサイズ径
- 26 milパッド径
- 36 milアンチパッド径
機能しないパッドはすべて取り外してください。
信号配線は、メインPCB上で差動です。Interlakenコネクターに到達した後は、シングルエンド配線に変換されます。
図 101. オプション1 : スキューマッチングを使用したHost PCB上のTYCO Interlakenコネクター配線コネクターエッジまでの50 Ωシングルエンド配線です。

図 102. オプション2 : スキューマッチングを使用したHost PCB上の代替TYCO Interlakenコネクター配線下記に2つの図を示します。最初の図では、配線に4つのレイヤーを使用しています。2番目の図は、配線に2つのレイヤー (最大アイソレーションのためにTXに1つのレイヤー、RXに1つのレイヤー) を使用しています。


図 103. Interlakenインターフェイス・コネクターのコンフィグレーション

バックドリル付き信号ビア、またはブラインドビアをInterlakenインターフェイス・コネクターで使用します。
図 104. コネクターのピン長による推奨される配線レイヤー

信号配線は一番下のスタックアップ・レイヤーに配置され、チャネル内のスタブの影響を最小限に抑えます。スタックアップPCBデザインに関する次の推奨事項を順守してください。
- 適切なスタックアップを選択します。PCBスタックアップ選択ガイドラインの章を参照してください。
- PCB配線レイヤーの選択 :
- 最大分離のためにTXレイヤーとRXレイヤーを分離します
- Interlakenインターフェイス・コネクター・ピンの長さは次のとおりです。
- コネクターGNDピン = 1.88 mm
- コネクター信号ピン = 1.3 mm
- 信号ピンの先端の下にあるレイヤーをすべての信号配線に使用します。これは、上位レイヤーを配線に使用する場合、コネクターピンからのスタブの回避に役立ちます。バックドリル付き信号スルービア、またはブラインドビアのいずれかを使用します。
- インテルでは、95 Ω配線トレース・インピーダンスの使用をお勧めします。これは、次のガイドラインと整合するからです。
- 可能な限り最短の配線を使用して、挿入損失とクロストークを最小限に抑えます。
- すべてのRXパスにACカップリング用のACキャパシターがあることを確認してください。ACカップリング・キャパシターのレイアウトおよび最適化のガイドラインの章にあるACカップリング・レイアウトのデザイン・ガイドラインを参照してください。
- すべてのTXおよびRXパスの長さ (2 ps未満) は、必要に応じてマッチングさせます。 FPGAでの長さマッチング方法については、高速信号PCB配線に関する推奨事項の章を参照してください。
- スルービアを使用している場合は、バックドリルをすべてのトランシーバー信号ビアに使用します。