AN 766: インテル® Stratix® 10デバイス 高速信号インターフェイス・レイアウトのデザイン・ガイドライン

ダウンロード PDF
ID 683132
日付 3/12/2019
Public
ドキュメント目次
ドキュメント目次 x
AN 766: インテル® Stratix® 10デバイス 高速信号インターフェイス・レイアウトのデザイン・ガイドライン
AN 766: インテル® Stratix® 10デバイス 高速信号インターフェイス・レイアウトのデザイン・ガイドライン x
インテル® Stratix® 10デバイスおよびトランシーバー・チャネル PCBスタックアップ選択のガイドライン 高速信号PCB配線に関する推奨事項 FPGAファンアウト領域のデザイン CFP2/CFP4コネクター・ボード・レイアウトのデザイン・ガイドライン QSFP+/zSFP/QSFP28コネクター・ボード・レイアウトのデザイン・ガイドライン SMA 2.4 mmレイアウトのデザイン・ガイドライン Tyco/Amphenol Interlakenコネクターのデザイン・ガイドライン 電気的仕様 AN 766: インテル® Stratix® 10デバイス 高速信号インターフェイス・レイアウトのデザイン・ガイドライン 文書改訂履歴
FPGAファンアウト領域のデザイン x
信号ブレークアウトに関する推奨事項 FPGAファンアウト領域の配線に関する推奨事項 AC結合キャパシターのレイアウトおよび最適化のガイドライン
信号ブレークアウトに関する推奨事項 x
オプション1 : ビアインパッド・トポロジー オプション2：BGAパッド・トポロジーでのGNDカットアウトを備えたドッグボーン オプション3 : マイクロビア・トポロジー ファンアウト・コンフィグレーションでのBGAパッド直下のGNDカットアウト BGA直下にGNDカットアウトを備えたドッグボーンとビアインパッド・コンフィグレーションの比較 BGAボイド領域でのトレース形状配線 (ティア・ドロップ・コンフィグレーション)
FPGAファンアウト領域の配線に関する推奨事項 x
従来と推奨のブレークアウト配線トポロジーの比較
従来と推奨のブレークアウト配線トポロジーの比較 x
ブレークアウト直後のスキューマッチングによる従来のジョグアウト配線 挿入損失に対するビアの高さとビアのアンチパッドの影響
AC結合キャパシターのレイアウトおよび最適化のガイドライン x
0201 ACキャパシター 0402 ACキャパシター PCB ACキャパシター配置レイアウトに関する推奨事項
0201 ACキャパシター x
アンチパッド半径の掃引 キャパシター直下の1番目のGNDプレーンのみでのボイド幅の掃引
0402 ACキャパシター x
アンチパッド半径の掃引 キャパシター直下の1番目のGNDプレーンのみでのボイド幅の掃引 0201 ACキャパシターへのトレース・リファレンスの追加 0402 ACキャパシターへのトレース・リファレンスの追加
PCB ACキャパシター配置レイアウトに関する推奨事項 x
ACキャパシターのコンフィグレーションでの回避事項
CFP2/CFP4コネクター・ボード・レイアウトのデザイン・ガイドライン x
CFP2ホストコネクター、モジュール・アセンブリー、およびピン配置 CFP4ホストコネクター、モジュール・アセンブリー、およびピン配置 CFP2/CFP4コネクターの推奨PCBデザイン・ガイドライン CFP4のデザイン例および最適化パフォーマンス
CFP4のデザイン例および最適化パフォーマンス x
CFP4コネクターレイアウト : 信号ビア、トレース配線の影響、および最適化 CFP4コネクター領域での2つの異なるブレークアウト配線 CFP4コネクタ―配線トポロジーのデザイン例 完全なCFP4チャネル解析のデザイン例 (コネクターを除く) CFP2コネクターエリアのレイアウト
QSFP+/zSFP/QSFP28コネクター・ボード・レイアウトのデザイン・ガイドライン x
QSFP+ モジュールのアセンブリーおよびピン配置 QSFP+/zQSFP/QSFP28チャネルの推奨PCBデザイン・ガイドライン 推奨されるQSFP+ 信号配線 QSFP28デザイン例およびパフォーマンスの最適化
SMA 2.4 mmレイアウトのデザイン・ガイドライン x
SMA 2.4 mm Molex® コネクター・アセンブリー 2.4 mmコネクターを使用したチャネル向けPCBデザイン・ガイドライン 2.4 mmデザイン例のパフォーマンス
2.4 mmコネクターを使用したチャネル向けPCBデザイン・ガイドライン x
バージョンA SMA 2.4 mmコネクターの推奨PCBレイアウトデザイン バージョンB SMA 2.4 mmコネクターの推奨PCBレイアウトデザイン Option1レイアウトとOption2レイアウトのパフォーマンス比較 その他の2.4 mmコネクター 2.4 mmチャネル仕様
Tyco/Amphenol Interlakenコネクターのデザイン・ガイドライン x
コネクター信号とピン割り当て
コネクター信号とピン割り当て x
25 Gbps + Interlakenインターフェイス ・コネクターを持つチャネルの PCBデザイン・ガイドラインに関する推奨事項 Interlakenチャネル・インターフェイスのパフォーマンス例
電気的仕様 x
CFP2/CFP4/QSFP+/QSFP28/zQSFP/SMA 2.4 mmのCEI 28超短距離 (VSR) 仕様 Interlakenインターフェイス仕様
AN 766: インテル® Stratix® 10デバイス 高速信号インターフェイス・レイアウトのデザイン・ガイドライン

CFP2/CFP4コネクターの推奨PCBデザイン・ガイドライン

図 53. PCB上のCFP2/CFP4コネクターの推奨レイアウト

インテルでは、次のデザイン・ガイドラインに従うことをお勧めします。

  • CFP4の場合 : GND02とGND04の両方のレイヤーの長方形 (W = 62 mil x H = 60 mil) カットアウト1
  • 信号ビアおよびGNDビア、ドリル径= 10 mil、ビアパッド径 = 20 mil
    • すべての信号ビアはバックドリル加工されています
    • 各信号ビアには、GNDビアが1つ必要です
  • 信号アンチパッド : T = 90 mil、R = 22.5 mil
  • G (信号対GNDビアピッチ) = 30 mil
図 54. PCB上のCFP2/CFP4コネクター・ファンアウトの推奨配線配線レイヤーは異なる色で表示されています。

緑色の差動レーンの配線は、任意の信号レイヤー上にすることができます。

青色の差動レーンを配線できるのは、GNDリファレンス・レイヤーがGND02/GND04以外の信号レイヤーの場合のみです。これは、コネクター直下のカットアウト領域を通過するためです。このレーンの配線が反対方向 (緑色のレーンと同様) からできるのは、配線するスペースがある場合です。この場合、すべての信号レイヤーを信号配線に使用することができます。

信号配線に対する適切なGNDリファレンス・プレーンがあることを確認してください。

メインチャネルの28 Gbpsでのパフォーマンスを向上させるため、次のCFP2/CFP4ガイドラインに従ってください。

  • 各ペアの長さ (PレーンとNレーンの間) を一致させます。データを回復するには、PレーンとNレーンの両方が同相であることが必要です。ペアのスキューマッチングは2 psです。
  • ペア間の長さのマッチングは、設計者による指定がない限り、必須ではありません。
  • 最適化されたFPGAブレークアウト・レイアウト・デザインについては、FPGAファンアウト領域の章を参照してください。
  • FPGAからコネクターまでの配線は常に最短にして、挿入損失を最小限に抑えてください。スタックアップと材料の選択については、PCBスタックアップ選択のガイドラインの章を参照してください。HSSI PCB配線については、高速信号PCB配線に関する推奨事項の章を参照してください。
  • チャネルの挿入損失とリターンが仕様の範囲内であることを確認してください。仕様については、 電気的仕様の章を参照してください。
関連情報
1 これは、コネクター直下の1番目と2番目のGNDレイヤーを指します。スタックアップ高さが1:12未満の場合、8 mil完成ビアドリルと18 milビアパッドで使用することもできます。
注: 実際のドリルは10 milですが、内部に銅が充填されているため、完成ドリルは8 milになります。
インテルでは、信号ビアをコネクターの信号パッドに、GNDビアをGNDパッドにそれぞれ近接して配置し、空洞共振と高周波を避けることをお勧めします。
レベル 2 の表題