インテルのみ表示可能 — GUID: joc1463027536138
Ixiasoft
インテル® Stratix® 10デバイスおよびトランシーバー・チャネル
PCBスタックアップ選択のガイドライン
高速信号PCB配線に関する推奨事項
FPGAファンアウト領域のデザイン
CFP2/CFP4コネクター・ボード・レイアウトのデザイン・ガイドライン
QSFP+/zSFP/QSFP28コネクター・ボード・レイアウトのデザイン・ガイドライン
SMA 2.4 mmレイアウトのデザイン・ガイドライン
Tyco/Amphenol Interlakenコネクターのデザイン・ガイドライン
電気的仕様
AN 766: インテル® Stratix® 10デバイス 高速信号インターフェイス・レイアウトのデザイン・ガイドライン 文書改訂履歴
インテルのみ表示可能 — GUID: joc1463027536138
Ixiasoft
BGA直下にGNDカットアウトを備えたドッグボーンとビアインパッド・コンフィグレーションの比較
図 10. ビアインパッド・コンフィグレーションとドッグボーン・コンフィグレーションのFPGAパッドからのTDRの比較ピンク色の線はドッグボーン・コンフィグレーションを示し、緑色の線はビアインパッド・コンフィグレーションを示しています。
TDRに関しては、２つのコンフィグレーションのパフォーマンスは類似しています。
図 11. ドッグボーン・コンフィグレーションのフルチャネル散乱パラメーターのパフォーマンス (GND/VoidカットアウトがBGAコンフィグレーション (オプション2) の場合とビアインパッド・コンフィグレーション (オプション1) の場合)この図では、同一のチャネルを示していますが、FPGA領域ではビアインパッド・コンフィグレーションまたはドッグボーン・コンフィグレーションを使用しています。
注:
- オプション1 (緑色) : ビアインパッド
- オプション2 (ピンク色) : BGAパッド・コンフィグレーションでのBGAカットアウトを備えたドッグボーン
この例では、ビアインパッドのパフォーマンスがわずかに向上しています。ビアインパッドのもう1つの利点は、ファンアウト配線用のスペースが増えることです。
図 12. TDRパフォーマンスとTLインピーダンスの影響この例では、ドッグボーン・ファンアウト・コンフィグレーション、およびさまざまなTL配線インピーダンスによるBGAパッド直下の1レイヤーGNDカットアウトを使用しています。
この例で示しているように、TL配線インピーダンスをわずかに低くすると、BGAパッドからのスムーズな遷移が保証され、チャネルでの反射が少なくなります。インテルでは、高速シリアル・インターフェイス (HSSI) チャネルには、95 ΩTL配線インピーダンスをお勧めします。