インテルのみ表示可能 — GUID: joc1463008729855
Ixiasoft
インテル® Stratix® 10デバイスおよびトランシーバー・チャネル
PCBスタックアップ選択のガイドライン
高速信号PCB配線に関する推奨事項
FPGAファンアウト領域のデザイン
CFP2/CFP4コネクター・ボード・レイアウトのデザイン・ガイドライン
QSFP+/zSFP/QSFP28コネクター・ボード・レイアウトのデザイン・ガイドライン
SMA 2.4 mmレイアウトのデザイン・ガイドライン
Tyco/Amphenol Interlakenコネクターのデザイン・ガイドライン
電気的仕様
AN 766: インテル® Stratix® 10デバイス 高速信号インターフェイス・レイアウトのデザイン・ガイドライン 文書改訂履歴
インテルのみ表示可能 — GUID: joc1463008729855
Ixiasoft
ファンアウト・コンフィグレーションでのBGAパッド直下のGNDカットアウト
ドッグボーン・ファンアウト・コンフィグレーションを使用する場合、インテルでは、GNDリファレンス・プレーン・カットアウトをBGAパッド直下に1つ備えて、この領域の容量を減らすことをお勧めします。GNDカットアウトを大きくすると、ファンアウトでのインピーダンス遷移が改善されます。ただし、配線スペースが限られているため、ファンアウトのGNDカットアウトは制限されます。
図 7. 従来のドッグボーンと推奨されるドッグボーンの比較オリジナルデザインで、BGAパッド直下にGNDカットアウトがない場合とある場合
注: このデバイスにはソケットを使用しているため、カットアウト径は26 milです。ソケットを使用しない場合、インテルでは、22 milをお勧めします。
図 8. チャネル全体のTDRパフォーマンスのシミュレーションとFPGA BGA領域部分の拡大表示デザインでは、100 Ωおよび90 Ωの差動インピーダンス配線を使用します。
TLインピーダンスの影響は、ドッグボーン・ファンアウト・コンフィグレーションを使用した場合、またBGAパッド直下のGNDカットアウトがある場合とない場合で約10 Ωです。 これは、図 8 のTDR性能に基づいています。
図 9. 挿入損失およびリターン損失のパフォーマンスのシミュレーションフル・チャネル・シミュレーションでは、100 Ωおよび90 Ωの差動インピーダンス配線を使用します。
赤色の線は、オリジナルデザインおよび100 Ω TL配線インピーダンスを示しています。
ピンク色の線は、オリジナルデザインおよび90 Ω TL配線インピーダンスを示しています。
青色の線は、BGAパッド直下に直径26 milのGNDカットアウトおよび90Ω TL配線インピーダンスを持つオリジナルデザインを示しています。
挿入損失の改善は1 dBです。リターン損失の改善は14 GHzで約5 dBです。