インテルのみ表示可能 — GUID: joc1463508470036
Ixiasoft
インテル® Stratix® 10デバイスおよびトランシーバー・チャネル
PCBスタックアップ選択のガイドライン
高速信号PCB配線に関する推奨事項
FPGAファンアウト領域のデザイン
CFP2/CFP4コネクター・ボード・レイアウトのデザイン・ガイドライン
QSFP+/zSFP/QSFP28コネクター・ボード・レイアウトのデザイン・ガイドライン
SMA 2.4 mmレイアウトのデザイン・ガイドライン
Tyco/Amphenol Interlakenコネクターのデザイン・ガイドライン
電気的仕様
AN 766: インテル® Stratix® 10デバイス 高速信号インターフェイス・レイアウトのデザイン・ガイドライン 文書改訂履歴
インテルのみ表示可能 — GUID: joc1463508470036
Ixiasoft
2.4 mmコネクターを使用したチャネル向けPCBデザイン・ガイドライン
2.4 mmコネクターを使用してチャネルをデザインする場合は、次のガイドラインに従ってください。
- スタックアップおよび配線レイヤーの選択については、PCBスタックアップ選択のガイドラインの章を参照してください。
- インテルでは、95 Ωの緩やかな差動、または47.5 Ωのシングルエンドの配線トレース・インピーダンスを推奨します。FPGAでのブレークアウト配線については、 FPGAファンアウト領域の章を参照してください。
- 挿入損失とクロストークを最小限に抑えるため、可能な限り最短の配線を使用してください。
- ACカップリング・キャパシターのレイアウトおよび最適化ガイドラインの章のACカップリング・レイアウトのデザインガイドを参照してください。これは、すべてのRXパスにはACキャパシターが必要だからです。
- すべてのTXおよびRXパスの長さ (2 ps未満) は、必要に応じてマッチングさせます。FPGAでの長さマッチング方法については、高速信号PCB配線に関する推奨事項の章を参照してください。
- すべてのトランシーバー信号ビアにバックドリルを使用します。
- Molexコネクターおよびカットアウトは、Molexによって作成された標準的な推奨事項です。これは表面実装コネクターです。また、信号ビアには常にバックドリルがあり、これにより最上位レイヤーから内側のレイヤーに信号を転送します。