AN 766: インテル® Stratix® 10デバイス 高速信号インターフェイス・レイアウトのデザイン・ガイドライン

ダウンロード PDF
ID 683132
日付 3/12/2019
Public
ドキュメント目次
ドキュメント目次 x
AN 766: インテル® Stratix® 10デバイス 高速信号インターフェイス・レイアウトのデザイン・ガイドライン
AN 766: インテル® Stratix® 10デバイス 高速信号インターフェイス・レイアウトのデザイン・ガイドライン x
インテル® Stratix® 10デバイスおよびトランシーバー・チャネル PCBスタックアップ選択のガイドライン 高速信号PCB配線に関する推奨事項 FPGAファンアウト領域のデザイン CFP2/CFP4コネクター・ボード・レイアウトのデザイン・ガイドライン QSFP+/zSFP/QSFP28コネクター・ボード・レイアウトのデザイン・ガイドライン SMA 2.4 mmレイアウトのデザイン・ガイドライン Tyco/Amphenol Interlakenコネクターのデザイン・ガイドライン 電気的仕様 AN 766: インテル® Stratix® 10デバイス 高速信号インターフェイス・レイアウトのデザイン・ガイドライン 文書改訂履歴
FPGAファンアウト領域のデザイン x
信号ブレークアウトに関する推奨事項 FPGAファンアウト領域の配線に関する推奨事項 AC結合キャパシターのレイアウトおよび最適化のガイドライン
信号ブレークアウトに関する推奨事項 x
オプション1 : ビアインパッド・トポロジー オプション2：BGAパッド・トポロジーでのGNDカットアウトを備えたドッグボーン オプション3 : マイクロビア・トポロジー ファンアウト・コンフィグレーションでのBGAパッド直下のGNDカットアウト BGA直下にGNDカットアウトを備えたドッグボーンとビアインパッド・コンフィグレーションの比較 BGAボイド領域でのトレース形状配線 (ティア・ドロップ・コンフィグレーション)
FPGAファンアウト領域の配線に関する推奨事項 x
従来と推奨のブレークアウト配線トポロジーの比較
従来と推奨のブレークアウト配線トポロジーの比較 x
ブレークアウト直後のスキューマッチングによる従来のジョグアウト配線 挿入損失に対するビアの高さとビアのアンチパッドの影響
AC結合キャパシターのレイアウトおよび最適化のガイドライン x
0201 ACキャパシター 0402 ACキャパシター PCB ACキャパシター配置レイアウトに関する推奨事項
0201 ACキャパシター x
アンチパッド半径の掃引 キャパシター直下の1番目のGNDプレーンのみでのボイド幅の掃引
0402 ACキャパシター x
アンチパッド半径の掃引 キャパシター直下の1番目のGNDプレーンのみでのボイド幅の掃引 0201 ACキャパシターへのトレース・リファレンスの追加 0402 ACキャパシターへのトレース・リファレンスの追加
PCB ACキャパシター配置レイアウトに関する推奨事項 x
ACキャパシターのコンフィグレーションでの回避事項
CFP2/CFP4コネクター・ボード・レイアウトのデザイン・ガイドライン x
CFP2ホストコネクター、モジュール・アセンブリー、およびピン配置 CFP4ホストコネクター、モジュール・アセンブリー、およびピン配置 CFP2/CFP4コネクターの推奨PCBデザイン・ガイドライン CFP4のデザイン例および最適化パフォーマンス
CFP4のデザイン例および最適化パフォーマンス x
CFP4コネクターレイアウト : 信号ビア、トレース配線の影響、および最適化 CFP4コネクター領域での2つの異なるブレークアウト配線 CFP4コネクタ―配線トポロジーのデザイン例 完全なCFP4チャネル解析のデザイン例 (コネクターを除く) CFP2コネクターエリアのレイアウト
QSFP+/zSFP/QSFP28コネクター・ボード・レイアウトのデザイン・ガイドライン x
QSFP+ モジュールのアセンブリーおよびピン配置 QSFP+/zQSFP/QSFP28チャネルの推奨PCBデザイン・ガイドライン 推奨されるQSFP+ 信号配線 QSFP28デザイン例およびパフォーマンスの最適化
SMA 2.4 mmレイアウトのデザイン・ガイドライン x
SMA 2.4 mm Molex® コネクター・アセンブリー 2.4 mmコネクターを使用したチャネル向けPCBデザイン・ガイドライン 2.4 mmデザイン例のパフォーマンス
2.4 mmコネクターを使用したチャネル向けPCBデザイン・ガイドライン x
バージョンA SMA 2.4 mmコネクターの推奨PCBレイアウトデザイン バージョンB SMA 2.4 mmコネクターの推奨PCBレイアウトデザイン Option1レイアウトとOption2レイアウトのパフォーマンス比較 その他の2.4 mmコネクター 2.4 mmチャネル仕様
Tyco/Amphenol Interlakenコネクターのデザイン・ガイドライン x
コネクター信号とピン割り当て
コネクター信号とピン割り当て x
25 Gbps + Interlakenインターフェイス ・コネクターを持つチャネルの PCBデザイン・ガイドラインに関する推奨事項 Interlakenチャネル・インターフェイスのパフォーマンス例
電気的仕様 x
CFP2/CFP4/QSFP+/QSFP28/zQSFP/SMA 2.4 mmのCEI 28超短距離 (VSR) 仕様 Interlakenインターフェイス仕様
AN 766: インテル® Stratix® 10デバイス 高速信号インターフェイス・レイアウトのデザイン・ガイドライン

オプション1 : ビアインパッド・トポロジー

インテルでは、データレートが15 Gbpsを超える場合は、ビアインパッド・テクノロジーを使用することをお勧めします。ビアインパッドを使用して、BGAパッドから内部レイヤーに信号を転送します。

図 4. オプション1 : はんだボールトポロジーでのFPGAファンアウト・コンフィグレーション

D1 : ビアドリル穴径 : 8 mil (最大1:12のスタックアップ・アスペクト比の場合) または10 mil (より高いスタックアップ・アスペクト比の場合)

D1 : ビアドリル穴径 : 18 mil (最大1:12のスタックアップ・アスペクト比の場合) または20 mil (より高いスタックアップ・アスペクト比の場合)

P1 : ビア間標準ピッチ : 1 mm

A : 水平アンチパッド : 90 mil

D1 : 垂直アンチパッド : 28 mil (最大1:12のスタックアップ・アスペクト比の場合) または30 mil (より高いスタックアップ・アスペクト比の場合)
レベル 2 の表題