インテル® Agilex™ エンベデッド・メモリー・ユーザーガイド

ダウンロード PDF
ID 683241
日付 4/25/2022
Public

このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。

ドキュメント目次
ドキュメント目次 x
1. インテル® Agilex™ エンベデッド・メモリーの概要 2. インテル® Agilex™ エンベデッド・メモリーのアーキテクチャーと機能 3. インテル® Agilex™ エンベデッド・メモリーのデザインに関する考慮事項 4. インテル® Agilex™ エンベデッド・メモリーIPのリファレンス 5. インテル® Agilex™ エンベデッド・メモリーのデバッグ 6. インテル® Agilex™ エンベデッド・メモリー・ユーザーガイドのアーカイブ 7. インテル® Agilex™ エンベデッド・メモリー・ユーザーガイドの改訂履歴
1. インテル® Agilex™ エンベデッド・メモリーの概要 x
1.1. インテル® Agilex™ エンベデッド・メモリーの機能
2. インテル® Agilex™ エンベデッド・メモリーのアーキテクチャーと機能 x
2.1. インテル® Agilex™ エンベデッド・メモリー・ブロックにおけるバイト・イネーブル 2.2. アドレス・クロック・イネーブルのサポート 2.3. 非同期クリアと同期クリア 2.4. メモリーブロックの誤り訂正コード (ECC) のサポート 2.5. インテル® Agilex™ エンベデッド・メモリーのクロックモード 2.6. インテル® Agilex™ エンベデッド・メモリーのコンフィグレーション 2.7. Force-to-Zero 2.8. コヒーレント読み出しメモリー 2.9. フリーズロジック 2.10. トゥルー・デュアルポートのデュアルクロック・エミュレーター 2.11. 読み出しアドレスレジスターと書き込みアドレスレジスターの初期値 2.12. M20Kブロックのタイミングまたは消費電力最適化の機能 2.13. インテル® Agilex™ でサポートされるエンベデッド・メモリーIP
2.1. インテル® Agilex™ エンベデッド・メモリー・ブロックにおけるバイト・イネーブル x
2.1.1. バイト・イネーブル制御 2.1.2. データバイト出力 2.1.3. バイト・イネーブルの動作
2.4. メモリーブロックの誤り訂正コード (ECC) のサポート x
2.4.1. パリティービット 2.4.2. ECCのパリティーフリップ 2.4.3. ECC Read-During-Writeの動作 2.4.4. 誤り訂正コードの真理値
2.5. インテル® Agilex™ エンベデッド・メモリーのクロックモード x
2.5.1. シングル・クロック・モード 2.5.2. 読み出し/書き込みクロックモード 2.5.3. 入力/出力クロックモード 2.5.4. クロックモードにおける非同期/同期クリア 2.5.5. 同時読み出し/書き込みにおける出力読み出しデータ 2.5.6. クロックモードにおける独立したクロックイネーブル
2.6. インテル® Agilex™ エンベデッド・メモリーのコンフィグレーション x
2.6.1. 混合幅のポート・コンフィグレーション
2.8. コヒーレント読み出しメモリー x
2.8.1. 転送ロジック
3. インテル® Agilex™ エンベデッド・メモリーのデザインに関する考慮事項 x
3.1. メモリーブロックの選択についての考慮事項 3.2. 同時読み出し動作についての考慮事項 3.3. Read-During-Write動作のカスタマイズ 3.4. 電源投入時の状態とメモリーの初期化についての考慮事項 3.5. 消費電力の削減 3.6. 非決定的な入力の使用に関する制約 3.7. クロック信号と他の制御信号の同時変更に関する制約 3.8. インテル® Quartus® Prime開発ソフトウェアにおけるメモリーの高度な設定
3.3. Read-During-Write動作のカスタマイズ x
3.3.1. 同一ポートのRead-During-Writeモード 3.3.2. 混合ポートのRead-During-Writeモード
4. インテル® Agilex™ エンベデッド・メモリーIPのリファレンス x
4.1. オンチップメモリーRAM/ROMインテルFPGA IPコア 4.2. eSRAM Intel Agilex FPGA IP 4.3. FIFO Intel FPGA IP 4.4. Shift Register (RAM-based) Intel® FPGA IP
4.1. オンチップメモリーRAM/ROMインテルFPGA IPコア x
4.1.1. RAM/ROMインテルFPGA IPのリリース情報 4.1.2. RAM: 1-PORT Intel® FPGA IPのパラメーター 4.1.3. RAM: 2-PORT Intel® FPGA IPのパラメーター 4.1.4. RAM: 4-PORT Intel® FPGA IPのパラメーター 4.1.5. ROM: 1-PORT Intel® FPGA IPのパラメーター 4.1.6. ROM: 2-PORT Intel® FPGA IPのパラメーター 4.1.7. パラメーター設定の手動変更 4.1.8. RAMおよびROMのインターフェイス信号
4.1.7. パラメーター設定の手動変更 x
4.1.7.1. RAMおよびROMのパラメーター設定
4.2. eSRAM Intel Agilex FPGA IP x
4.2.1. eSRAM Intel Agilex FPGA IPのリリース情報 4.2.2. eSRAMシステムの機能 4.2.3. eSRAM Intel Agilex FPGA IPのパラメーター 4.2.4. eSRAM Intel Agilex FPGA IPのインターフェイス信号 4.2.5. eSRAMのタイミング図
4.2.2. eSRAMシステムの機能 x
4.2.2.1. eSRAMの仕様
4.3. FIFO Intel FPGA IP x
4.3.1. FIFO Intel® FPGA IPのリリース情報 4.3.2. コンフィグレーション方法 4.3.3. 仕様 4.3.4. FIFOの機能におけるタイミング要件 4.3.5. SCFIFOのALMOST_EMPTY機能のタイミング 4.3.6. FIFOの出力ステータスフラグとレイテンシー 4.3.7. FIFOの準安定状態の保護および関連オプション 4.3.8. FIFOの同期クリアと非同期クリアの影響 4.3.9. SCFIFOおよびDCFIFOのShow-aheadモード 4.3.10. 異なる入力幅と出力幅 4.3.11. DCFIFOのタイミング制約の設定 4.3.12. 手動インスタンス化のコーディング例 4.3.13. デザイン例 4.3.14. クロック・ドメイン・クロッシングでのグレイコード・カウンター転送 4.3.15. エンベデッド・メモリーのECC機能に関するガイドライン 4.3.16. FIFO Intel® FPGA IPのパラメーター 4.3.17. リセットスキーム
4.3.3. 仕様 x
4.3.3.1. Verilog HDLプロトタイプ 4.3.3.2. VHDLのコンポーネント宣言 4.3.3.3. VHDLのLIBRARY-USE宣言 4.3.3.4. FIFOの信号 4.3.3.5. FIFOのパラメーター設定
4.3.8. FIFOの同期クリアと非同期クリアの影響 x
4.3.8.1. DCFIFOコンパイル時の回復と削除のタイミング違反警告
4.3.11. DCFIFOのタイミング制約の設定 x
4.3.11.1. 組み込みタイミング制約 4.3.11.2. ユーザーでコンフィグレーション可能なタイミング制約
4.3.11.2. ユーザーでコンフィグレーション可能なタイミング制約 x
4.3.11.2.1. SDCコマンド
4.4. Shift Register (RAM-based) Intel® FPGA IP x
4.4.1. Shift Register (RAM-based) Intel® FPGA IPのリリース情報 4.4.2. Shift Register (RAM-based) Intel® FPGA IPの機能 4.4.3. Shift Register (RAM-based) Intel® FPGA IPの基本的な説明 4.4.4. Shift Register (RAM-based) Intel® FPGA IPのパラメーターの設定 4.4.5. シフト・レジスター・ポートとパラメーターの設定
1. インテル® Agilex™ エンベデッド・メモリーの概要
2. インテル® Agilex™ エンベデッド・メモリーのアーキテクチャーと機能
3. インテル® Agilex™ エンベデッド・メモリーのデザインに関する考慮事項
4. インテル® Agilex™ エンベデッド・メモリーIPのリファレンス
5. インテル® Agilex™ エンベデッド・メモリーのデバッグ
6. インテル® Agilex™ エンベデッド・メモリー・ユーザーガイドのアーカイブ
7. インテル® Agilex™ エンベデッド・メモリー・ユーザーガイドの改訂履歴

4.3.6. FIFOの出力ステータスフラグとレイテンシー

ほとんどのFIFOのデザインにおける主な懸念事項は、読み出しおよび書き込みステータス信号の出力レイテンシーです。
表 41.  SCFIFOのステータスフラグの出力レイテンシー次の表は、さまざまな出力モードと最適化オプションに応じたSCFIFOの書き込み信号 (wrreq) と読み出し信号 (rdreq) の出力レイテンシーを示しています。
出力モード 最適化オプション 20 出力レイテンシー (クロックサイクル数)
Normal 21 スピード wrreq / rdreqとfull: 1
wrreqとempty: 2
rdreqとempty: 1
wrreq / rdreqとusedw[]: 1
rdreqとq[]: 1
エリア wrreq / rdreqとfull: 1
wrreq / rdreqとempty: 1
wrreq / rdreqとusedw[]: 1
rdreqとq[]: 1
Show-ahead 21 スピード wrreq / rdreqとfull: 1
wrreqとempty: 3
rdreqとempty: 1
wrreq / rdreqとusedw[]: 1
wrreqとq[]: 3
rdreqとq[]: 1
エリア wrreq / rdreqとfull: 1
wrreqとempty: 2
rdreqとempty: 1
wrreq / rdreqとusedw[]: 1
wrreqとq[]: 2
rdreqとq[]: 1
表 42.  SCFIFOおよびDCFIFOにおけるALM実装RAMモード
出力モード 最適化オプション 22 出力レイテンシー (クロックサイクル数)
Normal 23 スピード wrreq / rdreqとfull: 1
wrreqとempty: 1
rdreqとempty: 1
wrreq / rdreqとusedw[]: 1
rdreqとq[]: 1
エリア wrreq / rdreqとfull: 1
wrreq / rdreqとempty: 1
wrreq / rdreqとusedw[]: 1
rdreqとq[]: 1
Show-ahead 23 スピード wrreq / rdreqとfull: 1
wrreqとempty: 1
rdreqとempty: 1
wrreq / rdreqとusedw[]: 1
wrreqとq[]: 1
rdreqとq[]: 1
エリア wrreq / rdreqとfull: 1
wrreqとempty: 1
rdreqとempty: 1
wrreq / rdreqとusedw[]: 1
wrreqとq[]: 1
rdreqとq[]: 1
表 43.  DCFIFOのステータスフラグの出力レイテンシー次の表は、DCFIFOの書き込み信号 (wrreq) と読み出し信号 (rdreq) の出力レイテンシーを示しています。
出力レイテンシー (クロックサイクル数)
wrreqとwrfull: 1 wrclk
wrreqとrdfull: 2 wrclkサイクル + 続くn rdclk 24
wrreqとwrempty: 1 wrclk
wrreqとrdempty: 2 wrclk 25 + 続くn rdclk 25
wrreqとwrusedw[]: 2 wrclk
wrreqとrdusedw[]: 2 wrclk + 続くn + 1 rdclk 25
wrreqとq[]: 1 wrclk + 続く1 rdclk 25
rdreqとrdempty: 1 rdclk
rdreqとwrempty: 1 rdclk + 続くn wrclk 25
rdreqとrfull: 1 rdclk
rdreqとwrfull: 1 rdclk + 続くn wrclk 25
rdreqとrdusedw[]: 2 rdclk
rdreqとwrusedw[]: 1 rdclk + 続くn + 1 wrclk 25
rdreqとq[]: 1 rdclk
20 スピードの最適化は、ADD_RAM_OUTPUT_REGISTERパラメーターをONに設定することと同等です。パラメーターをOFFに設定すると、エリアの最適化と同等になります。
21 Normal出力モードは、LPM_SHOWAHEADパラメーターをOFFに設定することと同等です。Show-aheadモードの場合、パラメーターはONに設定されます。
22 スピードの最適化は、ADD_RAM_OUTPUT_REGISTERパラメーターをONに設定することと同等です。パラメーターをOFFに設定すると、エリアの最適化と同等になります。
23 Normal出力モードは、LPM_SHOWAHEADパラメーターをOFFに設定することと同等です。Show-aheadモードの場合、パラメーターはONに設定されます。
24 rdclkおよびwrclkのnサイクル数は同期ステージの数と等しく、WRSYNC_DELAYPIPEパラメーターとRDSYNC_DELAYPIPEパラメーターに関連付けられています。実際の同期ステージ (n) とさまざまなターゲットデバイスに対して設定されるパラメーターの関連性については、FIFOの準安定状態の保護および関連オプション を参照してください。
25 これは、Show-ahead出力モードにのみ適用されます。Show-ahead出力モードは、LPM_SHOWAHEADパラメーターをONに設定することと同等です。
レベル 2 の表題