JESD204B Intel® FPGA IPユーザーガイド

ダウンロード PDF
ID 683442
日付 8/18/2022
Public
ドキュメント目次
ドキュメント目次 x
1. JESD204B IPのクイック・リファレンス 2. JESD204B Intel® FPGA IPについて 3. はじめに 4. JESD204B IPの機能の説明 5. JESD204B IPの確定的レイテンシーの実装ガイドライン 6. JESD204B IPのデバッグ・ガイドライン 7. JESD204B Intel® FPGA IPユーザーガイド・アーカイブ 8. JESD204B Intel® FPGA IPユーザーガイドの改訂履歴
2. JESD204B Intel® FPGA IPについて x
2.1. リリース情報 2.2. デバイスファミリーのサポート 2.3. データパスモード 2.4. IPバリエーション 2.5. JESD204B IPコンフィグレーション 2.6. チャネル・ボンディング 2.7. パフォーマンスとリソース使用率
2.5. JESD204B IPコンフィグレーション x
2.5.1. ランタイム・コンフィグレーション
3. はじめに x
3.1. Intel® FPGA IPコアの紹介 3.2. インテルFPGA IPコアのインストールとライセンス取得 3.3. Intel® FPGA IP Evaluation Mode 3.4. IPコアのアップグレード 3.5. IP Catalogとパラメーター・エディター 3.6. デザインのウォークスルー 3.7. JESD204Bのデザイン例 3.8. JESD204B IPデザインの考慮事項 3.9. JESD204B Intel® FPGA IPパラメーター 3.10. JESD204B IPのコンポーネント・ファイル 3.11. JESD204B IPのテストベンチ
3.6. デザインのウォークスルー x
3.6.1. 新しいインテルQuartus Primeプロジェクトの作成 3.6.2. IPのパラメーター化と生成 3.6.3. JESD204B IPコアデザインのコンパイル 3.6.4. FPGAデバイスのプログラミング
3.8. JESD204B IPデザインの考慮事項 x
3.8.1. プラットフォーム・デザイナーでのJESD204B IPの統合 3.8.2. ピンの割り当て 3.8.3. 外部トランシーバーPLLの追加 3.8.4. 入力クロックのタイミング制約
3.11. JESD204B IPのテストベンチ x
3.11.1. IPテストベンチの生成とシミュレーション 3.11.2. テストベンチのシミュレーション・フロー
3.11.1. IPテストベンチの生成とシミュレーション x
3.11.1.1. テストベンチ・シミュレーション・モデルの生成 3.11.1.2. IPテストベンチのシミュレーション
4. JESD204B IPの機能の説明 x
32ビット・アーキテクチャー Avalon® Streamingインターフェイス Avalon® Memory-Mappedインターフェイス 4.1. トランスミッター 4.2. レシーバー 4.3. 動作 4.4. クロッキング・スキーム 4.5. スキームのリセット 4.6. 信号 4.7. レジスター
4.1. トランスミッター x
4.1.1. TXデータリンク層 4.1.2. TX PHY層
4.1.1. TXデータリンク層 x
4.1.1.1. TX CGS 4.1.1.2. TX ILAS 4.1.1.3. ユーザー・データ・フェーズ
4.2. レシーバー x
4.2.1. RXデータリンク層 4.2.2. RX PHY層
4.2.1. RXデータリンク層 x
4.2.1.1. RX CGS 4.2.1.2. フレーム同期 4.2.1.3. フレーム・アライメント 4.2.1.4. レーン・アライメント 4.2.1.5. ILASデータ 4.2.1.6. 初期レーン同期
4.3. 動作 x
4.3.1. 動作モード 4.3.2. スクランブラーとデスクランブラー 4.3.3. SYNC_N信号 4.3.4. リンクの再初期化 4.3.5. リンク・スタートアップ・シーケンス 4.3.6. SYNC_N信号によるエラー報告
4.3.1. 動作モード x
4.3.1.1. Subclass 0動作モード 4.3.1.2. Subclass 1動作モード 4.3.1.3. Subclass 2動作モード
4.4. クロッキング・スキーム x
4.4.1. デバイスクロック 4.4.2. リンククロック 4.4.3. ローカル・マルチフレーム・クロック 4.4.4. クロック相関 4.4.5. トランシーバーのキャリブレーション・クロックソース
4.5. スキームのリセット x
4.5.1. リセットシーケンス 4.5.2. ADC–FPGAサブシステムのリセットシーケンス 4.5.3. FPGA–DACサブシステムのリセットシーケンス
4.6. 信号 x
4.6.1. トランスミッター信号 4.6.2. レシーバー信号
4.7. レジスター x
4.7.1. レジスター・アクセス・タイプの規則 4.7.2. トランスミッター・レジスター 4.7.3. レシーバーレジスター
5. JESD204B IPの確定的レイテンシーの実装ガイドライン x
5.1. 入力SYSREF信号の制約 5.2. プログラム可能なRBDオフセット 5.3. プログラム可能なLMFCオフセット 5.4. リンクの再初期化中の確定的レイテンシーの維持
6. JESD204B IPのデバッグ・ガイドライン x
6.1. クロッキング・スキーム 6.2. JESD204Bパラメーター 6.3. SPIプログラミング 6.4. コンバーターとFPGAの動作条件 6.5. 信号極性とFPGAピンの割り当て 6.6. デザイン階層に合わせたSignal Tapデバッグファイルの作成 6.7. システムコンソールを使用したJESD204Bリンクのデバッグ
6.6. デザイン階層に合わせたSignal Tapデバッグファイルの作成 x
6.6.1. 無関係な信号の削除とEタイルPHY信号の追加
1. JESD204B IPのクイック・リファレンス
2. JESD204B Intel® FPGA IPについて
3. はじめに
4. JESD204B IPの機能の説明
5. JESD204B IPの確定的レイテンシーの実装ガイドライン
6. JESD204B IPのデバッグ・ガイドライン
7. JESD204B Intel® FPGA IPユーザーガイド・アーカイブ
8. JESD204B Intel® FPGA IPユーザーガイドの改訂履歴

4. JESD204B IPの機能の説明

JESD204B IPは、トランスミッター (TX) およびレシーバー (RX) ブロックを実装します。各ブロックには2つの層があり、次のコンポーネントから構成されています。

  • メディアアクセス制御 (MAC) - DLLブロック。リンク層 (リンク・ステートマシンと文字置換)、CSR、Subclass 1および2の確定的レイテンシー、スクランブラーまたはデスクランブラー、およびマルチフレーム・カウンターで構成されています。
  • 物理層 (PHY) - PCSおよびPMAブロック。8B/10Bエンコーダー、ワードアライナー、シリアライザー、およびデシリアライザーで構成されています。

デザインのデータパスとラッパーを指定して、個別に生成できます。

DLL内のTXおよびRXブロックは、 Avalon® ストリーミング・インターフェイスを使用してデータを送受信し、 Avalon® メモリーマップド・インターフェイスを使用してCSRにアクセスします。TXおよびRXブロックは、チャネルごとに32ビットのデータ幅で動作し、フレーム・アセンブリーはデータをチャネルごとに4オクテットにパッキングします。リンクレートが同じ場合、複数のTXおよびRXブロックがクロックとリセットを共有できます。

図 10.  JESD204B IPブロック図の概要デザインでハードPCSを使用する場合、8B/10Bおよびワード・アライナー・ブロックはハードロジックである必要があります。ただし、デザインでソフトPCSを使用する場合、8B/10Bおよびワード・アライナー・ブロックはソフトロジックです。


図 11.  JESD204B IPのTXおよびRXデータパスのブロック図 JESD204B IPでは、 Avalon® ストリーミング・ソースおよびシンク・インターフェイスをデータの単方向フローで使用して、FPGAファブリック・インターフェイスでデータを送受信します。


32ビット・アーキテクチャー

JESD204B IPは、レーンごとに32ビットの内部データパスで構成されています。これは、JESD204B IPが、データを Avalon® ストリーミング・データ・バスに送信する前に、データサンプルがトランスポート層のレーンごとに32ビットデータ (4オクテット) に組み立てられることを想定しています。JESD204B IPは、リンク・クロック・ドメインで動作します。リンククロックは、8B/10Bエンコーディング後に32ビットのデータバスで動作するため、(data rate/40) で動作します。

コアの内部データパスは32ビットであるため、マルチフレーム長を32ビット境界に合わせるには、(F × K) の値を4のオーダーにする必要があります。これとは別に、LMFCカウンター、RX Buffer Delay (RBD) カウンター、Subclass 2調整カウンターなどの確定的レイテンシーのカウンター値は、フレーム・クロック・カウントではなく、リンク・クロック・カウントです。

Avalon® Streamingインターフェイス

デザイン例のJESD204B IPおよびトランスポート層は、 Avalon® ストリーミング・ソースおよびシンク・インターフェイスを使用します。このコアにはバックプレッシャー・メカニズムは実装されていません。JESD204B IPは、アップストリーム・デバイスからのデータサンプルの連続ストリームを想定しています。

Avalon® Memory-Mappedインターフェイス

Avalon® メモリーマップド・スレーブ・インターフェイスは、内部CSRへのアクセスを提供します。読み出しおよび書き込みデータ幅は、32ビット (DWORDアクセス) です。 Avalon® メモリーマップド・スレーブは、txlink_clk、txframe_clk、rxlink_clk、および rxframe_clk クロックドメインに対して非同期です。最初に、CSRコンフィグレーション・スペースのリセットをリリースすることをお勧めします。L、F、M、N、N'、CS、CF、HDなどのすべてのランタイムJESD204Bコンフィグレーションは、リンクおよびフレーム・クロック・ドメインのリセットをリリースする前に設定する必要があります。

各書き込み転送のwriteWaitTimeは0サイクルですが、読み出し転送のreadWaitTimeは1サイクル、readLatencyは1サイクルです。


セクションの内容
トランスミッター
レシーバー
動作
クロッキング・スキーム
スキームのリセット
信号
レジスター

関連情報
レベル 2 の表題