インテルのみ表示可能 — GUID: yqj1522865251988
Ixiasoft
4.1. ステップ1 : デベロッパー: ペリフェラル再利用コア・パーティションの作成とLogic Lock領域の定義
4.2. ステップ2 : ルート・パーティションでのSLD JTAG Bridge Agentの生成とインスタンス化
4.3. ステップ3：SLD JTAG Bridge Hostの生成とインスタンス化
4.4. ステップ4 : Signal TapのHDLインスタンスの生成
4.5. ステップ5 : ルート・パーティションのコンパイルとエクスポート、およびコンシューマー・プロジェクトへのファイルのコピー
4.6. ステップ6 : デバイスのプログラミングとハードウェアの検証
4.7. ステップ7 : ルート・パーティション用のSignal Tapファイルの生成
4.8. ステップ8 : Signal Tapによるハードウェアの検証
インテルのみ表示可能 — GUID: yqj1522865251988
Ixiasoft
2.6. ステップ6 : Signal Tapファイルの作成 (オプション)
このステップでは、Signal Tapロジック・アナライザーのコンフィグレーションを行い、親パーティションからのパーティション境界ポートおよび合成前ノードをタッピングして、デベロッパー・プロジェクトでデバッグします。 Signal Tap Logic Analyzerのコンフィグレーションには、リファレンス・クロックの追加と収集設定の指定が含まれます。
- インテル® Quartus® Prime プロ・エディション開発ソフトウェアでTools >
Signal Tap Logic Analyzerをクリックします。
図 6. Signal Tap Logic Analyzerウィンドウ - Instance Managerでauto_signaltap_0をクリックします。
- SetupタブでダブルクリックしてNode Finderを開きます。
- Node FinderウィンドウでNamedセクションに * を入力し、Filterを Signal Tap: pre-synthesisに設定してSearchをクリックします。
- Matching Nodesリストでu_blinking_led_topを展開します 。 db_value_0、db_value_1、db_value_2、およびdb_value_3を選択します。
- Matching Nodesリストでu_blinking_led_top|u_counter|count_intを展開します。
- ノードリストからcount_int[0]、count_int[1]、count_int[2]、およびcount_int[24]を選択し、> をクリックしてノードを挿入します。Insert、Closeの順にクリックします。
- Signal TapウィンドウのSignal Configurationで、Clockの横にある (…) をクリックします。
- Node Finderで * を検索し、> をクリックし、次にOKクリックして閉じます。
- Signal Configurationの他のオプションはすべてデフォルトのままにします。File > Saveに移動し、ファイルを stp_core_partition_reuse.stp として保存します。
ダイアログボックスが表示されるので、Signal Tapファイルをプロジェクト用に有効にするかどうかを選択します。
- Yesをクリックしてファイルを保存します。
- Compilation Dashboardで
Compile Designをクリックします。
チェックマーク
によって、Compilerモジュールの終了が示されます。