インテルのみ表示可能 — GUID: lro1403317794813
Ixiasoft
4.1. ステップ1 : デベロッパー: ペリフェラル再利用コア・パーティションの作成とLogic Lock領域の定義
4.2. ステップ2 : ルート・パーティションでのSLD JTAG Bridge Agentの生成とインスタンス化
4.3. ステップ3：SLD JTAG Bridge Hostの生成とインスタンス化
4.4. ステップ4 : Signal TapのHDLインスタンスの生成
4.5. ステップ5 : ルート・パーティションのコンパイルとエクスポート、およびコンシューマー・プロジェクトへのファイルのコピー
4.6. ステップ6 : デバイスのプログラミングとハードウェアの検証
4.7. ステップ7 : ルート・パーティション用のSignal Tapファイルの生成
4.8. ステップ8 : Signal Tapによるハードウェアの検証
インテルのみ表示可能 — GUID: lro1403317794813
Ixiasoft
1.2. ルート・パーティションを再利用したSignal Tap
ルート・パーティションの再利用フローでは、デベロッパーは、デバッグ・ファブリックをペリフェラル再利用コア (PRC) パーティションに拡張する際にデバッグブリッジを使用します。デバッグブリッジでは、コンシューマー・プロジェクトのPRCパーティションのデバッグも可能です。デバッグブリッジのコンポーネントは次のとおりです。
- SLD JTAG Bridge Agent Intel FPGA IP : 上位パーティションでインスタンス化して、子パーティションのSLD JTAG Bridge Hostに接続します。
- SLD JTAG Bridge Host Intel FPGA IP : 子パーティション内でインスタンス化して、上位パーティション内のSLD JTAG Bridge Agentに接続します。
ブリッジが所定の位置にある場合、デベロッパーは、Signal Tapロジック・アナライザーをルート・パーティションへの追加を、次のいずれかの方法で行います。
- Signal Tap HDLインスタンス
- Signal Tap合成前またはポストフィット・ノードをタッピングするためのGUI
インテル® Quartus® Prime プロ・エディション開発ソフトウェアでは、パーティションとその子のブリッジ・コンポーネントの複数のインスタンスをサポートしています。Compilerでは、インデックス番号を割り当てて、各インスタンスを区別します。ルート・パーティションのブリッジ・インデックスは、常にNoneです。子パーティションのブリッジ・インデックスの表示は、合成レポートのJTAG Bridge Agent Instance Informationで可能です。
Signal Tapロジック・アナライザーの各インスタンスで接続できるのは、インスタンスが存在するパーティションのみです。したがってこのフローでは、ルート・パーティションとPRCパーティションに別々のSignal Tapファイルが必要です。
コンシューマーは、PRCパーティションでSLD JTAG Bridge Hostをインスタンス化し、Signal TapをPRCパーティションに追加するのに次のいずれかの方法を使用します。
- Signal Tap HDLインスタンス
- Signal Tap GUIでポストフィット・ノードをタッピングする
図 3. コア・パーティションを再利用したデバッグのセットアップ
このルート・パーティション再利用のチュートリアルでは、デベロッパーは次のHDLインスタンスをSignal Tapロジック・アナライザーに追加してルート・パーティションをデバッグし、ブリッジ・コンポーネントを追加してPRCパーティションのデバッグを有効にします。次に、コンシューマー・プロジェクトでコンシューマーは、SLD JTAG Bridge Host を追加してPRCパーティションのデバッグを有効にし、Signal Tapを使用して合成前のノードをタッピングします。
図 4. ルート・パーティション再利用のチュートリアル・デザイン・フロー