インテルのみ表示可能 — GUID: wpp1522865329422
Ixiasoft
4.1. ステップ1 : デベロッパー: ペリフェラル再利用コア・パーティションの作成とLogic Lock領域の定義
4.2. ステップ2 : ルート・パーティションでのSLD JTAG Bridge Agentの生成とインスタンス化
4.3. ステップ3：SLD JTAG Bridge Hostの生成とインスタンス化
4.4. ステップ4 : Signal TapのHDLインスタンスの生成
4.5. ステップ5 : ルート・パーティションのコンパイルとエクスポート、およびコンシューマー・プロジェクトへのファイルのコピー
4.6. ステップ6 : デバイスのプログラミングとハードウェアの検証
4.7. ステップ7 : ルート・パーティション用のSignal Tapファイルの生成
4.8. ステップ8 : Signal Tapによるハードウェアの検証
インテルのみ表示可能 — GUID: wpp1522865329422
Ixiasoft
2.8. ステップ8 : Signal Tapによるハードウェアの検証
- Signal TapウィンドウでFile > Openをクリックし、 stp_core_partition_reuse.stp を開きます。
- 開発キットが電源が入っていて、Signal Tap Logic Analyzerを開くマシンに接続されていることを確認します。
- JTAG Chain ConfigurationタブでボードへのJTAG接続を設定します。SetupをクリックしてからHardwareにUSB-BlasterIIを選択します。
デバイスが自動設定されます。
Instance ManagerウィンドウにReady to acquireと表示されます。
- トリガー条件を設定するには、count_int[24]を選択し、Trigger Conditionsの列で右クリックし、Falling Edgeに設定します。
- 解析を実行するにはInstance Managerの横の
アイコンをクリックします。
解析が終了すると、Waveformタブにキャプチャしたデータが表示されます。
図 7. Signal Tap解析後の波形
- U_blinking_led_top|u_counter|count_int[27:24] の count_int[27:24] レジスターでは、u_blinking_led_top|u_blinking_led|value[3:0]を駆動します。
- value[3:0] の各ビットに対して作成されるパーティション境界ポートは、db_value_3、 db_value_2 、 db_value_1 および db_value_0 です。
- db_value_0 の値によるサイクルが変更されるのは、 count_int[24] が 0 に遷移した後です。count_int[2:0] で示されるのは、このプロセス中のカウンターの遷移です。