V シリーズFPGA デバイスにおけるCvP (プロトコル経由コンフィグレーション) 実装ユーザーガイド

ダウンロード PDF
ID 683889
日付 10/31/2016
Public
ドキュメント目次
ドキュメント目次 x
1. 概要 2. CvP を使用したFPGA コンフィグレーション 3. CvP トポロジー 4. デザインの検討事項 5. CvP デザイン例 6. CvP ドライバーとレジスター 7. 追加情報
1. 概要 x
1.1. CvP を使用するメリット 1.2. CvP システム 1.3. CvP モード 1.4. CvP リビジョンのデザインフロー 1.5. CvP トポロジー 1.6. PCI Express に関する追加情報
2. CvP を使用したFPGA コンフィグレーション x
2.1. CvP コンフィグレーション・イメージ 2.2. CvP モード 2.3. CvP 初期化の代案：自律HIP モード 2.4. CvP の圧縮と暗号化機能 2.5. コアイメージの更新 2.6. CvP ピン
2.2. CvP モード x
2.2.1. CvP 初期化モード 2.2.2. CvP 更新モード
2.4. CvP の圧縮と暗号化機能 x
2.4.1. データ圧縮 2.4.2. データ暗号化
3. CvP トポロジー x
3.1. シングル・エンドポイント 3.2. 複数のエンドポイント 3.3. ミックスチェーン
3.3. ミックスチェーン x
3.3.1. 異なるコンフィグレーション・ファイルを使用したスレーブFPGA のコンフィグレーション 3.3.2. 単一のコンフィグレーション・ファイルを使用したスレーブFPGA のコンフィグレーション
4. デザインの検討事項 x
4.1. CvP リビジョンのデザインフロー用デザインの準備 4.2. オープンシステム用CvP のデザイン 4.3. クローズドシステム用CvP のデザイン 4.4. トランシーバー・リコンフィグレーション・コントローラーを含むCvP デザインのクロック接続
4.2. オープンシステム用CvP のデザイン x
4.2.1. FPGA 電源ランプ時間要件 4.2.2. PCIe ウェイクアップ時間要件
4.2.2. PCIe ウェイクアップ時間要件 x
4.2.2.1. CvP 初期化モードのPCIe ウェイクアップ時間要件 4.2.2.2. CvP 更新モードのPCIe ウェイクアップ時間要件
4.2.2.2. CvP 更新モードのPCIe ウェイクアップ時間要件 x
4.2.2.2.1. 推奨されるコンフィグレーション方法 4.2.2.2.2. PCIe ウェイクアップ時間要件の推定
5. CvP デザイン例 x
5.1. CvP 初期化モードのデザイン手順について 5.2. リビジョンのデザインフローによるCvP 初期化モードのデザイン手順について 5.3. CvP 更新モードのデザイン手順について 5.4. ハードウェアの立ち上げ 5.5. CvP デバッグ・チェックリスト 5.6. 既知の問題と解決策
5.1. CvP 初期化モードのデザイン手順について x
5.1.1. 高性能リファレンス・デザインのダウンロードと生成 5.1.2. CvP 初期化モード用CvP パラメーターの設定 5.1.3. CvP 初期化モードのデザインのコンパイル 5.1.4. CvP 初期化デザインモード向けSOF ファイルの分割
5.2. リビジョンのデザインフローによるCvP 初期化モードのデザイン手順について x
5.2.1. 高性能リファレンス・デザインのダウンロードと生成 5.2.2. トランシーバー・リコンフィグレーション・コントローラーIP コアの既知の問題の回避策 5.2.3. リコンフィグレーション可能なコア領域の代替user_led.v ファイルの作成 5.2.4. CvP 初期化モード用CvP パラメーターの設定 5.2.5. CvP リビジョンのデザインフローを使用したコアロジック領域のCvP リビジョンの作成 5.2.6. CvP リビジョンのデザインフローにおけるBase とcvp_app の両方のリビジョンのコンパイル 5.2.7. CvP リビジョンのデザインフローによるCvP 初期化モードのSOF ファイルの分割
5.3. CvP 更新モードのデザイン手順について x
5.3.1. 高性能リファレンス・デザインのダウンロードと生成 5.3.2. トランシーバー・リコンフィグレーション・コントローラーIP コアの既知の問題の回避策 5.3.3. リコンフィグレーション可能なコア領域の代替user_led.v ファイルの作成 5.3.4. CvP 更新モード用CvP パラメーターの設定 5.3.5. CvP リビジョンのデザインフローを使用したコアロジック領域のCvP リビジョンの作成 5.3.6. CvP 更新モードのデザインのコンパイル 5.3.7. CvP 更新デザインモード向けSOF ファイルの分割 5.3.8. CvP リビジョンのデザインフローによるCvP 更新モードのSOF ファイルの分割
5.4. ハードウェアの立ち上げ x
5.4.1. Windows システムへのJungo WinDriver のインストール 5.4.2. Linux システムへのJungo WinDriver のインストール 5.4.3. Stratix V 開発キットのActive Serial x4 Flash 用のMSEL の変更 5.4.4. CvP イメージのプログラミングとリンクの検証
5.6. 既知の問題と解決策 x
5.6.1. CvP 初期化モードにおけるMSI-X の使用
6. CvP ドライバーとレジスター x
6.1. CvP ドライバーのサポート 6.2. CvP ドライバーのフロー 6.3. CvP のVSEC レジスター
6.3. CvP のVSEC レジスター x
6.3.1. アルテラ定義のVendor Specific Capability Header レジスター 6.3.2. アルテラ定義のVendor Specific Header レジスター 6.3.3. Altera Marker レジスター 6.3.4. CvP Status レジスター 6.3.5. CvP Mode Control レジスター 6.3.6. CvP Data レジスター 6.3.7. CvP Programming Control レジスター 6.3.8. Uncorrectable Internal Error Status Register 6.3.9. Uncorrectable Internal Error Mask Register 6.3.10. Correctable Internal Error Status Register 6.3.11. Correctable Internal Error Mask Register
7. 追加情報 x
7.1. 改訂履歴 7.2. アルテラへのお問い合わせ
1. 概要
2. CvP を使用したFPGA コンフィグレーション
3. CvP トポロジー
4. デザインの検討事項
5. CvP デザイン例
6. CvP ドライバーとレジスター
7. 追加情報

7.1. 改訂履歴

表 38.  改訂履歴
日付 バージョン 変更内容
2016年10月 2.0
  • ドキュメントのタイトルをV シリーズFPGA デバイスにおけるCvP (プロトコル経由コンフィグレーション) 実装ユーザーガイドに変更
  • Configuration Timing Waveforms への参照を追加
  • CvP 初期化モードと更新モードの両方のPCIe タイミングシーケンス図を修正
  • 次のデザインステップを示す Quartus® Prime スタンダード・エディションの複数のスナップショットを追加
    • 高性能リファレンス・デザインのダウンロードと生成
    • CvP 初期化モード用CvP パラメーターの設定
    • CvP 更新モード用CvP パラメーターの設定
  • 図Stratix V デバイスキットの背面図のMSEL[4:0] = 5’b10010 のスイッチ4 (SW4) コンフィグレーションを簡略化
  • 図CvP ドライバーのフローのCvP_CONFIG_READY にタイムアウト値を追加
  • さまざまなタイプミスやフォーマットの問題を修正
2016年5月 1.9
  • 表CvP ピンの説明と接続のガイドラインでCyclone V デバイスのnPERST ピン位置を修正
  • INIT_DONE およびCONF_DONE のピンの説明を追加
  • 表CvP Mode Control レジスター (バイトオフセット：0x220)でCvP Mode Control レジスターの値を修正
  • 表Uncorrectable Internal Error Status Register (バイトオフセット：0x234)でBit[5]をCVP_CONFIG_ERROR_LATCHED ビットに明確化
  • Arria 10 デバイスへの参照を削除。Arria 10 デバイスでのCvP 実装に関して詳しくは、Arria 10 CvP Initialization and Partial Reconfiguration over Protocol User Guide を参照してください。
  • さまざまなタイプミスやフォーマットの問題を修正
2015年11月 1.8
  • 表デバイスファミリーのCvP サポートを更新
  • 表CvP ピンの説明と接続のガイドラインでピンの説明を明確化
  • デザイン例の参照をPCIe AVST and On-Chip Memory Interface デザインファイルに更新
  • 表記をQuartus II からQuartus Prime へ変更
  • デイジーチェーントポロジーの項を削除
2014年12月 1.7
  • CvP 初期化モードとCvP 更新モードの違いを示すためにCvP モードの項を更新
  • CvP モードの項で表デバイスファミリーのCvP サポートを追加
  • 自律モードという新しい項を追加
  • ダウンポジションが論理1 を意味することを示すために図「Stratix V デバイスキットの背面図のMSEL[4:0] = 5’b10010 のスイッチ4 (SW4) コンフィグレーション」の誤植を修正
  • Arria V とCyclone V のGen2 バリアントでサポートされるモードを訂正。Gen2 はCvP 初期化モードをサポート。Gen2 はCvP 更新モードをサポートしない。
  • トランシーバー・リコンフィグレーション・コントローラーを含むCvP デザインのクロック接続の項のダイナミック・リコンフィグレーションの使用ガイドラインを更新
  • 既知の問題と解決策の下でCvP 初期化モードにおけるMSI-X の使用という新しい項を追加
2013年11月 1.6
  • コンフィグレーション・データが64 ビット幅の場合に使用するオプションのCVP_DATA2 レジスターを追加
  • 複数のトランシーバー・リコンフィグレーション・コントローラーがデバイスの一方の側のトランシーバーに接続している場合における入力リファレンス・クロックに対するデザイン制約を追加
  • ソフトウェア・ドライバーのフロー図の誤りを訂正
  • CvP 初期化モードまたはCvP 更新モードのいずれかを選択する必要があることを明確化。2 つのモードを組み合わせることは不可能
  • CvP ピンの項を更新
  • CvP デザイン例の章を更新
  • デザインの検討事項の章におけるCvP 機能の項を更新
2013年8月 1.5
  • 64 ビット・データのサポートを追加
  • 暗号化されたデータと不揮発性キーを使用して、CvP 更新のサポートされているクロック周波数を変更。12.5 MHz のみをサポート
  • 圧縮ビットストリームを使用する理由を追加
  • ペリフェラル・ロジックとコアロジックに対して個別のデザイン階層を作成するためのプロセスを明確化
  • CvP 初期化モードとCvP 更新モードでサポートされている機能を示す表を追加
  • ティアダウンフローでCvP ドライバーのためのダミーライトの使用を明確化
2013年5月 1.4
  • CvP デザイン例を追加
  • CvP デザインフローの項にデザインのパーティションを追加
  • 図電源ランプアップ時間とPOR、図CvP 初期化モードにおけるPCIe タイミングシーケンス、および図CvP 更新モードにおけるPCIe タイミングシーケンスを更新
  • 簡単に参照できるように、すべてのトピックのすべてのリンクを関連情報の項に移動
2012年12月 1.3
  • 表2-1 のCvP 更新モードからGen 3 のサポートを削除
  • CvP モードでの暗号化されたコンフィグレーション・データのサポートされるクロックソースを含むように表5-3 を追加
  • 圧縮モードと暗号化モードのquartus_cvp コマンドを含むように表6-2 を追加
  • CVP_NUMCLKS 設定を含むように表6-3 を追加
  • 表6-8 でビット1 およびビット0 を予約ビットに更新
  • 図6-1 のCVP_NUMCLKS 設定を更新
2012年7月 1.2
  • 「データ圧縮」および「データ暗号化」の項を更新
  • Stratix V、Arria V、およびCyclone V のコンフィグレーション、デザイン・セキュリティー、およびリモート・システム・アップグレードの章に表5-6 非圧縮.rbf サイズを移動
  • 「ソフトウェア・サポート」の章でJungo WinDriver とLinux ベースのPlain Text C CvP ドライバーを追加
  • 表6-8 および図6-1 のCVP_NUMCLKS バイト設定を更新
2012年1月 1.1
  • Arria V およびCyclone V デバイスを追加
  • CvP Off モードへの参照を削除
  • PCIe ドライバーとCvP プログラミングの情報で第6 章のソフトウェア・サポートを更新
  • 「ペリフェラル・イメージとファブリック・イメージの生成」および「CvP のVSEC」の項を追加
2011年5月 1.0 初版
レベル 2 の表題