インテルのみ表示可能 — GUID: nik1412546833714
Ixiasoft
5.2.1. 高性能リファレンス・デザインのダウンロードと生成
5.2.2. トランシーバー・リコンフィグレーション・コントローラーIP コアの既知の問題の回避策
5.2.3. リコンフィグレーション可能なコア領域の代替user_led.v ファイルの作成
5.2.4. CvP 初期化モード用CvP パラメーターの設定
5.2.5. CvP リビジョンのデザインフローを使用したコアロジック領域のCvP リビジョンの作成
5.2.6. CvP リビジョンのデザインフローにおけるBase とcvp_app の両方のリビジョンのコンパイル
5.2.7. CvP リビジョンのデザインフローによるCvP 初期化モードのSOF ファイルの分割
5.3.1. 高性能リファレンス・デザインのダウンロードと生成
5.3.2. トランシーバー・リコンフィグレーション・コントローラーIP コアの既知の問題の回避策
5.3.3. リコンフィグレーション可能なコア領域の代替user_led.v ファイルの作成
5.3.4. CvP 更新モード用CvP パラメーターの設定
5.3.5. CvP リビジョンのデザインフローを使用したコアロジック領域のCvP リビジョンの作成
5.3.6. CvP 更新モードのデザインのコンパイル
5.3.7. CvP 更新デザインモード向けSOF ファイルの分割
5.3.8. CvP リビジョンのデザインフローによるCvP 更新モードのSOF ファイルの分割
6.3.1. アルテラ定義のVendor Specific Capability Header レジスター
6.3.2. アルテラ定義のVendor Specific Header レジスター
6.3.3. Altera Marker レジスター
6.3.4. CvP Status レジスター
6.3.5. CvP Mode Control レジスター
6.3.6. CvP Data レジスター
6.3.7. CvP Programming Control レジスター
6.3.8. Uncorrectable Internal Error Status Register
6.3.9. Uncorrectable Internal Error Mask Register
6.3.10. Correctable Internal Error Status Register
6.3.11. Correctable Internal Error Mask Register
インテルのみ表示可能 — GUID: nik1412546833714
Ixiasoft
1. 概要
更新対象: |
---|
この翻訳版は参照用であり、翻訳版と英語版の内容に相違がある場合は、英語版が優先されるものとします。翻訳版は、資料によっては英語版の更新に対応していない場合があります。最新情報につきまし ては、必ずこの翻訳版は参照用であり、翻訳版と英語版の内容に相違がある場合は、英語版が優先されるものとします。翻訳版は、資料によっては英語版の更新に対応していない場合があります。最新情報につきまし ては、必ず英語版の最新資料をご確認ください。 |
CvP (プロトコル経由コンフィグレーション) は、 Arria® V、 Cyclone® V、および Stratix® V デバイスファミリーでサポートされているコンフィグレーション方式です。CvP コンフィグレーション方式では、ペリフェラル・ロジックとコアロジック用に別々のイメージが作成されます。ペリフェラル・イメージはローカル・コンフィグレーション・デバイスに保存し、コアイメージはホストメモリーに保存することでシステムコストを低減し、独自のコアイメージのセキュリティーを強化することができます。CvP は、 PCI Express® (PCIe) リンクを介してFPGA ファブリックを構成し、エンドポイント・バリアントでのみ使用できます。