インテル® Agilex™ 可変精度DSPブロック・ユーザーガイド

ダウンロード PDF
ID 683037
日付 2/05/2021
Public

このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。

ドキュメント目次
ドキュメント目次 x
1. インテル® Agilex™ 可変精度DSPブロックの概要 2. インテルAgilex可変精度DSPブロックのアーキテクチャー 3. インテルAgilex可変精度DSPブロックの動作モード 4. インテルAgilex可変精度DSPブロックのデザインの考慮事項 5. Native Fixed Point DSP Intel Agilex FPGA IPコア・リファレンス 6. Multiply Adder Intel® FPGA IPコア・リファレンス 7. ALTMULT_COMPLEX Intel® FPGA IPコア・リファレンス 8. LPM_MULT Intel® FPGA IPコア・リファレンス 9. LPM_DIVIDE (Divider) Intel FPGA IPコア 10. Native Floating Point DSP Intel Agilex FPGA IPリファレンス 11. インテル® Agilex™ 可変精度DSPブロック・ユーザーガイド・アーカイブ 12. インテルAgilex可変精度DSPブロック・ユーザーガイドの改訂履歴
1. インテル® Agilex™ 可変精度DSPブロックの概要 x
1.1. 機能 1.2. インテルAgilexデバイスでサポートされている動作モード
1.2. インテルAgilexデバイスでサポートされている動作モード x
1.2.1. 固定小数点演算 1.2.2. 浮動小数点演算
2. インテルAgilex可変精度DSPブロックのアーキテクチャー x
2.1. 固定小数点演算 2.2. 浮動小数点演算
2.1. 固定小数点演算 x
2.1.1. 固定小数点演算用の入力レジスターバンク 2.1.2. 固定小数点演算用のパイプライン・レジスター 2.1.3. 固定小数点演算用の前置加算器 2.1.4. 固定小数点演算用の内部係数 2.1.5. 固定小数点演算用の乗算器 2.1.6. 固定小数点演算用の加算器または減算器 2.1.7. 固定小数点演算用のアキュムレーター、チェーンアウト加算器、およびプリロード定数 2.1.8. 固定小数点演算用のシストリック・レジスター 2.1.9. 固定小数点演算用のダブル累算レジスター 2.1.10. 固定小数点演算用の出力レジスターバンク
2.1.7. 固定小数点演算用のアキュムレーター、チェーンアウト加算器、およびプリロード定数 x
2.1.7.1. ダイナミック・チェーンアウト
2.2. 浮動小数点演算 x
2.2.1. 浮動小数点演算用の入力レジスターバンク 2.2.2. 浮動小数点演算用のパイプライン・レジスター 2.2.3. 浮動小数点演算用の乗算器 2.2.4. 浮動小数点演算用の加算器または減算器 2.2.5. 浮動小数点演算用の出力レジスターバンク 2.2.6. 浮動小数点演算に対する例外処理
3. インテルAgilex可変精度DSPブロックの動作モード x
3.1. 固定小数点演算の動作モード 3.2. 浮動小数点演算の動作モード
3.1. 固定小数点演算の動作モード x
3.1.1. 独立乗算器モード 3.1.2. 8 × 8 (符号なし) または9 × 9 (符号付き) Sum of 4モード 3.1.3. Multiplier Adder Sumモード 3.1.4. 独立複素数乗算器 3.1.5. シストリックFIRモード
3.1.1. 独立乗算器モード x
3.1.1.1. 18 × 18または18 × 19独立乗算器 3.1.1.2. 27 × 27独立乗算器
3.1.4. 独立複素数乗算器 x
3.1.4.1. 36ビット入力に加算する18 × 19乗算モード
3.1.5. シストリックFIRモード x
3.1.5.1. 可変精度ブロック・アーキテクチャー・ビューへのシストリック・モード・ユーザー・ビューのマッピング 3.1.5.2. 18ビットのシストリックFIRモード 3.1.5.3. 27ビットのシストリックFIRモード
3.2. 浮動小数点演算の動作モード x
3.2.1. FP32単精度浮動小数点演算機能 3.2.2. FP16半精度浮動小数点演算機能 3.2.3. 複数の浮動小数点可変DSPブロック機能
3.2.1. FP32単精度浮動小数点演算機能 x
3.2.1.1. FP32乗算モード 3.2.1.2. 加算または減算モード 3.2.1.3. 積和演算モード 3.2.1.4. FP32ベクトル1モード 3.2.1.5. FP32ベクトル2モード
3.2.2. FP16半精度浮動小数点演算機能 x
3.2.2.1. FP16でサポートされている精度形式 3.2.2.2. 2つのFP16乗算の合計モード 3.2.2.3. FP32加算での2つのFP16乗算の合計モード 3.2.2.4. 累積での2つのFP16乗算の合計モード 3.2.2.5. FP16ベクトル1モード 3.2.2.6. FP16ベクトル2モード 3.2.2.7. FP16ベクトル3モード
3.2.3. 複数の浮動小数点可変DSPブロック機能 x
3.2.3.1. 積和または積差モード 3.2.3.2. ダイレクト・ベクトル・ドット積 3.2.3.3. 複素数乗算
4. インテルAgilex可変精度DSPブロックのデザインの考慮事項 x
4.1. 固定小数点演算 4.2. 浮動小数点演算
4.1. 固定小数点演算 x
4.1.1. 入力レジスター、パイプライン・レジスター、および出力レジスターのコンフィグレーション 4.1.2. 固定小数点演算用の内部係数と前置加算器 4.1.3. 固定小数点演算用のアキュムレーター 4.1.4. 固定小数点演算用の入力カスケード 4.1.5. チェーンアウト加算器
4.1.1. 入力レジスター、パイプライン・レジスター、および出力レジスターのコンフィグレーション x
4.1.1.1. 入力レジスターの制限 4.1.1.2. パイプライン・レジスターの制限 4.1.1.3. 動作モードごとにサポートされているレジスター・コンフィグレーション
4.1.4. 固定小数点演算用の入力カスケード x
4.1.4.1. ダイナミック・スキャンイン
4.2. 浮動小数点演算 x
4.2.1. 入力レジスター、パイプライン・レジスター、および出力レジスターのコンフィグレーション 4.2.2. チェーンアウト加算器
4.2.1. 入力レジスター、パイプライン・レジスター、および出力レジスターのコンフィグレーション x
4.2.1.1. サポートされているFP32動作モードのレジスター・コンフィグレーション 4.2.1.2. サポートされているFP16動作モードのレジスター・コンフィグレーション
5. Native Fixed Point DSP Intel Agilex FPGA IPコア・リファレンス x
5.1. Native Fixed Point DSP Intel Agilex FPGA IPリリース情報 5.2. サポートされている動作モード 5.3. 固定小数点演算の最大入力データ幅 5.4. 固定小数点演算の最大出力データ幅 5.5. Native Fixed Point DSP IPのパラメーター化 5.6. Native Fixed Point DSP Intel Agilex FPGA IP信号
5.3. 固定小数点演算の最大入力データ幅 x
5.3.1. 18 x 18 Plus 36モードでの36ビット未満のオペランドの使用例
5.5. Native Fixed Point DSP IPのパラメーター化 x
5.5.1. 動作モードタブ 5.5.2. 入力カスケードタブ 5.5.3. Pre-adderタブ 5.5.4. 内部係数タブ 5.5.5. アキュムレーター/出力チェーン 5.5.6. パイプライン 5.5.7. クリア信号
5.6. Native Fixed Point DSP Intel Agilex FPGA IP信号 x
5.6.1. 9 × 9 Sum of 4 Modeの信号 5.6.2. 18 × 18 Full Modeの信号 5.6.3. 18 × 18 Sum of Two Modeの信号 5.6.4. 18 × 18 Plus 36 Modeの信号 5.6.5. 18 × 18 Systolic Modeの信号 5.6.6. 27 × 27 Modeの信号
6. Multiply Adder Intel® FPGA IPコア・リファレンス x
6.1. Multiply Adder Intel® FPGA IPリリース情報 6.2. 機能 6.3. パラメーター 6.4. 信号
6.2. 機能 x
6.2.1. 前置加算器 6.2.2. シストリック遅延レジスターのイネーブル 6.2.3. プリロード定数 6.2.4. ダブル・アキュムレーター
6.2.1. 前置加算器 x
6.2.1.1. Pre-adder Simpleモード 6.2.1.2. Pre-adder Coefficientモード 6.2.1.3. Pre-adder Inputモード 6.2.1.4. Pre-adder Squareモード 6.2.1.5. Pre-adder Constantモード
6.3. パラメーター x
6.3.1. Generalタブ 6.3.2. Extra Modes 6.3.3. Multipliersタブ 6.3.4. Preadderタブ 6.3.5. Accumulatorタブ 6.3.6. Systolic/Chainoutタブ 6.3.7. Pipeliningタブ
7. ALTMULT_COMPLEX Intel® FPGA IPコア・リファレンス x
7.1. ALTMULT_COMPLEX Intel® FPGA IPリリース情報 7.2. 機能 7.3. 複素数乗算 7.4. パラメーター 7.5. 信号
8. LPM_MULT Intel® FPGA IPコア・リファレンス x
8.1. LPM_MULT Intel® FPGA IPリリース情報 8.2. 機能 8.3. パラメーター 8.4. 信号
8.3. パラメーター x
8.3.1. Generalタブ 8.3.2. General 2タブ 8.3.3. Pipeliningタブ
9. LPM_DIVIDE (Divider) Intel FPGA IPコア x
9.1. LPM_DIVIDE Intel® FPGA IPリリース情報 9.2. 機能 9.3. Verilog HDLプロトタイプ 9.4. VHDLコンポーネント宣言 9.5. VHDL LIBRARY_USE宣言 9.6. ポート 9.7. パラメーター
9.7. パラメーター x
9.7.1. Generalタブ 9.7.2. General1タブ
10. Native Floating Point DSP Intel Agilex FPGA IPリファレンス x
10.1. Native Floating Point DSP Intel Agilex FPGA IPリリース情報 10.2. Native Floating Point DSP Intel Agilex FPGA IPコアによってサポートされている動作モード 10.3. Native Floating Point DSP Intel Agilex FPGA IPのパラメーター化 10.4. Native Floating Point DSP Intel Agilex FPGA IPコアの信号
10.3. Native Floating Point DSP Intel Agilex FPGA IPのパラメーター化 x
10.3.1. Generalタブ 10.3.2. Registersタブ
10.4. Native Floating Point DSP Intel Agilex FPGA IPコアの信号 x
10.4.1. FP32乗算モードの信号 10.4.2. FP32加算または減算モードの信号 10.4.3. 加算または減算でのFP32乗算モードの信号 10.4.4. 累積でのFP32乗算モードの信号 10.4.5. FP32ベクトル1およびベクトル2モードの信号 10.4.6. 2つのFP16乗算の合計モードの信号 10.4.7. FP32加算での2つのFP16乗算の合計モードの信号 10.4.8. 累積での2つのFP16乗算の合計モードの信号 10.4.9. FP16ベクトル1およびベクトル2モードの信号 10.4.10. FP16ベクトル3モードの信号
1. インテル® Agilex™ 可変精度DSPブロックの概要
2. インテルAgilex可変精度DSPブロックのアーキテクチャー
3. インテルAgilex可変精度DSPブロックの動作モード
4. インテルAgilex可変精度DSPブロックのデザインの考慮事項
5. Native Fixed Point DSP Intel Agilex FPGA IPコア・リファレンス
6. Multiply Adder Intel® FPGA IPコア・リファレンス
7. ALTMULT_COMPLEX Intel® FPGA IPコア・リファレンス
8. LPM_MULT Intel® FPGA IPコア・リファレンス
9. LPM_DIVIDE (Divider) Intel FPGA IPコア
10. Native Floating Point DSP Intel Agilex FPGA IPリファレンス
11. インテル® Agilex™ 可変精度DSPブロック・ユーザーガイド・アーカイブ
12. インテルAgilex可変精度DSPブロック・ユーザーガイドの改訂履歴

2.2.6. 浮動小数点演算に対する例外処理

インテルAgilexの浮動小数点演算は、乗算器ブロックと加算器ブロックの例外処理をサポートしています。

表 9.  サポートされている例外フラグ
浮動小数点形式 例外フラグ 幅 説明
単精度 乗算
fp32_mult_overflow 1

この信号は、乗算結果が表現可能な最大値よりも大きい値かどうかを示します。

1: 乗算結果が表現可能な最大値よりも大きい値であり、結果が無限大にキャストされる場合

0: 乗算結果が表現可能な最大値より大きくない場合

この信号はAdder or Subtract Modeでは使用できません。

fp32_mult_underflow 1

この信号は、乗算結果が表現可能な最小値よりも小さい値かどうかを示します。

1: 乗算結果が、表現可能な最小の非ゼロ絶対値よりも小さい値であり、結果がゼロにフラッシュされる場合

0: 乗算結果が表現可能な最小値よりも大きい場合

この信号はAdder or Subtract Modeでは使用できません。

fp32_mult_inexact 1

この信号は、乗算結果が正確に表されていないかどうかを示します。

1: 乗算結果が次の場合
  • 丸められた値
  • 表現可能な最小値よりも小さい値
  • 表現可能な最大値よりも大きい値

0: 乗算結果が上記の基準のいずれにも適合しない場合

この信号はAdder or Subtract Modeでは使用できません。

fp32_mult_invalid 1

この信号は、乗算器の演算が明確に定義されておらず、無効な結果を生成するかどうかを示します。

1: 乗算結果が無効で、qNaNにキャストされた場合

0: 乗算結果が無効な数値でない場合

この信号はAdder or Subtract Modeでは使用できません。

加算
fp32_adder_overflow 1

この信号は、加算結果が表現可能な最大値よりも大きい値かどうかを示します。

1: 加算結果が表現可能な最大値よりも大きい値であり、結果が無限大にキャストされる場合

0: 加算結果が表現可能な最大値より大きくない場合

この信号はMultiplication Modeでは使用できません。

fp32_adder_underflow 1

この信号は、加算結果が表現可能な最小値よりも小さい値かどうかを示します。

1: 加算結果が、表現可能な最小の非ゼロ絶対値よりも小さい値であり、結果がゼロにフラッシュされる場合

0: 加算結果が表現可能な最小値よりも大きい場合

この信号はMultiplication Modeでは使用できません。

fp32_adder_inexact 1

この信号は、加算結果が正確に表されていないかどうかを示します。

1: 加算結果が次の場合
  • 丸められた値
  • 表現可能な最小値よりも小さい値
  • 表現可能な最大値よりも大きい値

0: 加算結果が上記の基準のいずれにも適合しない場合

この信号はMultiplication Modeでは使用できません。

fp32_adder_invalid 1

この信号は、加算器の演算が明確に定義されておらず、無効な結果を生成するかどうかを示します。

1: 加算結果が無効で、qNaNにキャストされた場合

0: 加算結果が無効な数値でない場合

この信号はMultiplication Modeでは使用できません。

半精度 乗算

fp16_mult_top_overflow

fp16_mult_bot_overflow

1

この信号は、上位または下位の乗算結果が表現可能な最大値よりも大きい値かどうかを示します。

1: 乗算結果が表現可能な最大値よりも大きい値であり、結果が無限大にキャストされる場合

0: 乗算結果が表現可能な最大値より小さい場合

この信号はAdder or Subtract ModeおよびExtended形式では使用できません。

fp16_mult_top_underflow

fp16_mult_bot_underflow

1

この信号は、上位または下位の乗算結果が表現可能な最小値よりも小さい値かどうかを示します。

1: 乗算結果が、表現可能な最小の非ゼロ絶対値よりも小さい値であり、結果がゼロにフラッシュされる場合

0: 乗算結果が表現可能な最小値よりも大きい場合

この信号はAdder or Subtract ModeおよびExtended形式では使用できません。

fp16_mult_top_inexact

fp16_mult_bot_inexact

1

この信号は、上位または下位の乗算結果が正確な表現であるかどうかを示します。

1: 乗算結果が次の場合
  • 丸められた値
  • 表現可能な最小値よりも小さい値
  • 表現可能な最大値よりも大きい値

0: 乗算結果が上記の基準のいずれにも適合しない場合。

この信号はAdder or Subtract Modeでは使用できません。

fp16_mult_top_invalid

fp16_mult_bot_invalid

1

この信号は、乗算器の演算が明確に定義されておらず、無効な結果を生成するかどうかを示します。

1: 乗算結果が無効で、qNaNにキャストされた場合

0: 乗算結果が無効な数値でない場合。

この信号はAdder or Subtract Modeでは使用できません。

fp16_mult_top_infinite

fp16_mult_bot_infinite

1

この信号は、上位または下位の乗算結果が正または負の無限大であるかどうかを示します。

1: 結果が無限大の場合

0: 結果が正規化された浮動小数点または適切な無限大の範囲にある場合

この信号はExtended形式でのみ使用可能です。

fp16_mult_top_zero

fp16_mult_bot_zero

1

この信号は、上位または下位の乗算結果が正または負のゼロであるかどうかを示します。

1: 結果がゼロの場合

0: 結果がゼロでない場合

この信号はExtended形式でのみ使用可能です。

加算
fp16_adder_overflow 1

この信号は、加算結果が表現可能な最大値よりも大きい値かどうかを示します。

1: 加算結果が表現可能な最大値よりも大きい値であり、結果が無限大にキャストされる場合

0: 加算結果が表現可能な最大値より大きくない場合

この信号はMultiplication Mode Extended形式でのみ使用可能です。

fp16_adder_underflow 1

この信号は、加算結果が表現可能な最小値よりも小さい値かどうかを示します。

1: 加算結果が、表現可能な最小値よりも小さい値であり、結果がゼロにフラッシュされる場合

0: 加算結果が表現可能な最小値よりも大きい場合

この信号はMultiplication Mode Extended形式でのみ使用可能です。

fp16_adder_inexact 1

この信号は、加算結果が正確な表現であるかどうかを示します。

1: 加算結果が次の場合
  • 丸められた値
  • 表現可能な最小値よりも小さい値
  • 表現可能な最大値よりも大きい値

0: 加算結果が上記の基準のいずれにも適合しない場合

この信号はMultiplication Modeでは使用できません。

fp16_adder_invalid 1

この信号は、加算器の演算が明確に定義されておらず、無効な結果を生成するかどうかを示します。

1: 加算結果が無効で、qNaNにキャストされた場合

0: 加算結果が無効な数値でない場合

この信号はMultiplication Modeでは使用できません。

fp16_adder_infinite 1

この信号は、上位または下位の加算結果が正または負の無限大であるかどうかを示します。

1: 結果が無限大の場合

0: 結果が正規化された浮動小数点または適切な無限大の範囲にある場合

この信号はExtended形式でのみ使用可能です。

fp16_adder_zero 1

この信号は、加算結果が正または負のゼロであるかどうかを示します。

1: 結果がゼロの場合

0: 結果がゼロでない場合

この信号はExtended形式でのみ使用可能です。

表 10.  FP32乗算、FP16 Flushed、およびFP16 Bfloat16モードで発生する可能性のある結果の乗算例外処理
入力A 入力B 結果 4

フラグ

オーバーフロー/アンダーフロー/不正確/無効
Normalized Normalized 正規化された値 0/0/0/0
正規化された (丸められた) 値 0/0/1/0
正/負の無限大値 1/0/1/0
非正規値 0/1/1/0
0またはSubnormal (denormal) Normalized 0値 0/0/0/0
Positive/negative infinity Normalized 正/負の無限大値 0/0/0/0
Quiet Not A Number (qNaN) Normalized qNaN値 0/0/0/0
0またはSubnormal (denormal) 0またはSubnormal (denormal) 0値 0/0/0/0
正/負の無限大 0またはSubnormal (denormal) qNaN値 0/0/0/1
Quiet Not A Number (qNaN) 0またはSubnormal (denormal) qNaN値 0/0/0/0
正/負の無限大 正/負の無限大 正/負の無限大値 0/0/0/0
Quiet Not A Number (qNaN) 正/負の無限大 qNaN値 0/0/0/0
Quiet Not A Number (qNaN) Quiet Not A Number (qNaN) qNaN値 0/0/0/0
表 11.  FP32加算/減算、FP16フラッシュ、およびFP16 Bfloat16モードで発生する可能性のある結果の加算例外処理
入力A 入力B 結果 4

フラグ

オーバーフロー/アンダーフロー/不正確/無効
Normalized Normalized 正規化された値 0/0/0/0
正規化された (丸められた) 値 0/0/1/0
正/負の無限大値 1/0/1/0
0値

符号ビット= 0

 0/0/0/0
非正規値

この符号は保存されます。

 0/1/1/0
0またはSubnormal (denormal) Normalized 入力b 0/0/0/0
正/負の無限大 Normalized 正/負の無限大値 0/0/0/0
Quiet Not A Number (qNaN) Normalized qNaN値 0/0/0/0
0またはSubnormal (denormal) 0またはSubnormal (denormal) 0値

(-0 + (-0)) 方程式の場合、符号ビット = 1です。これ以外の式に対しては、符号ビット = 0となります。

 0/0/0/0
正/負の無限大 0またはSubnormal (denormal) 正/負の無限大値 0/0/0/0
Quiet Not A Number (qNaN) 0またはSubnormal (denormal) qNaN値 0/0/0/0
正/負の無限大 正/負の無限大

無効なケースに対しては、qNaN値

有効なケースに対しては、正/負の無限大値

 無効なケースに対しては、0/0/0/1

有効なケースに対しては、0/0/0/0

有効なケースは次のとおりです。
  • 正の無限大値 + 正の無限大値
  • 負の無限大値 + 負の無限大値
  • 負の無限大値 - 正の無限大値
  • 正の無限大値 - 負の無限大値
Quiet Not A Number (qNaN) 正/負の無限大 qNaN値 0/0/0/0
Quiet Not A Number (qNaN) Quiet Not A Number (qNaN) qNaN値 0/0/0/0
表 12.  FP16拡張モードで発生する可能性のある結果の乗算例外処理
入力A 入力B 結果 4

フラグ

無限/ゼロ/不正確/無効
Normalized/Subnormalized Normalized/Subnormalized 正規化/非正規化 0/0/x/0
0値 Normalized/Subnormalized 0値 0/1/0/0
正/負の無限大 Normalized/Subnormalized 正/負の無限大値 1/0/0/0
Quiet Not A Number (qNaN) Normalized/Subnormalized qNaN値 0/0/0/1

仮数 = {100...00}
0値 0値 0値 0/1/0/0
正/負の無限大 0値 qNaN値 0/0/0/1

仮数 = {100...00}
Quiet Not A Number (qNaN) 0値 qNaN値 0/0/0/1

仮数 = {100...00}
正/負の無限大 正/負の無限大 正/負の無限大値 1/0/0/0
Quiet Not A Number (qNaN) 正/負の無限大 qNaN値 0/0/0/1

仮数 = {100...00}
Quiet Not A Number (qNaN) Quiet Not A Number (qNaN) qNaN値 0/0/0/1

仮数 = {100...00}
表 13.  FP16拡張モードで発生する可能性のある結果の加算例外処理
入力A 入力B 結果 4

フラグ

無限/ゼロ/不正確/無効
Normalized/Subnormalized Normalized/Subnormalized 正規化/非正規化 0/0/x/0
0値

符号ビット = 0

 0/0/0/0
0値 Normalized/Subnormalized 入力b 0/0/0/0
正/負の無限大 Normalized/Subnormalized 正/負の無限大値 1/0/0/0
Quiet Not A Number (qNaN) Normalized/Subnormalized qNaN値 0/0/0/1

仮数 = {100...00}
0値 0値 0値

(-0 + (-0)) 方程式の場合、符号ビット = 1です。これ以外の式に対しては、符号ビット = 0となります。

 0/0/0/0
正/負の無限大 0値 正/負の無限大値 1/0/0/0
Quiet Not A Number (qNaN) 0値 qNaN値 0/0/0/1

仮数 = {100...00}
正/負の無限大 正/負の無限大

無効なケースに対しては、qNaN値

有効なケースに対しては、正/負の無限大値

 無効なケースに対しては、0/0/0/1

仮数 = {100...00}

有効なケースに対しては、1/0/0/0

有効なケースは次のとおりです。
  • 正の無限大値 + 正の無限大値
  • 負の無限大値 + 負の無限大値
  • 負の無限大値 - 正の無限大値
  • 正の無限大値 - 負の無限大値
Quiet Not A Number (qNaN) 正/負の無限大 qNaN値 0/0/0/1

仮数 = {100...00}
Quiet Not A Number (qNaN) Quiet Not A Number (qNaN) qNaN値 0/0/0/1

仮数 = {100...00}
4 例外フラグを出力します。例外が入力値にある場合、これらのフラグは変更されません。
レベル 2 の表題