インテルのみ表示可能 — GUID: kly1462520607036
Ixiasoft
1. インテル® Agilex™ 可変精度DSPブロックの概要
2. インテルAgilex可変精度DSPブロックのアーキテクチャー
3. インテルAgilex可変精度DSPブロックの動作モード
4. インテルAgilex可変精度DSPブロックのデザインの考慮事項
5. Native Fixed Point DSP Intel Agilex FPGA IPコア・リファレンス
6. Multiply Adder Intel® FPGA IPコア・リファレンス
7. ALTMULT_COMPLEX Intel® FPGA IPコア・リファレンス
8. LPM_MULT Intel® FPGA IPコア・リファレンス
9. LPM_DIVIDE (Divider) Intel FPGA IPコア
10. Native Floating Point DSP Intel Agilex FPGA IPリファレンス
11. インテル® Agilex™ 可変精度DSPブロック・ユーザーガイド・アーカイブ
12. インテルAgilex可変精度DSPブロック・ユーザーガイドの改訂履歴
インテルのみ表示可能 — GUID: kly1462520607036
Ixiasoft
6.2.3. プリロード定数
プリロード定数はアキュムレーターのオペランドを制御し、アキュムレーターのフィードバックを補完します。有効なLOADCONST_VALUEの範囲は、0から64です。定数の値は、2 N と等しく、このN = LOADCONST_VALUEです。LOADCONST_VALUEが64に設定されている場合、定数の値は0となります。この関数は、バイアスされた丸めとして使用可能です。
次の図は、プリロード定数の実装を表しています。
図 66. プリロード定数