使い始めユーザーガイド: インテル® Quartus® Prime プロ・エディション

ダウンロード PDF
ID 683463
日付 5/07/2018
Public
ドキュメント目次
ドキュメント目次 x
1. インテル® Quartus® Prime プロ・エディションの紹介 2. インテル® Quartus® Prime プロジェクトの管理 3. Quartus IIソフトウェアによるデザイン・プランニング 4. インテル® Quartus® Prime プロ・エディションへのマイグレーション A. インテル® Quartus® Prime プロ・エディションユーザーガイド
1. インテル® Quartus® Prime プロ・エディションの紹介 x
1.1. インテル® Quartus® Primeのソフトウェア版の選択 1.2. インテル® Quartus® Prime プロ・エディション改訂履歴
2. インテル® Quartus® Prime プロジェクトの管理 x
2.1. インテル® Quartus® Primeプロジェクトの理解 2.2. 基本的なプロジェクト情報の表示 2.3. Compilation Dashboardの使用 2.4. Project Settingsの管理 2.5. ロジック・デザイン・ファイルの管理 2.6. タイミング制約の管理 2.7. インテル® FPGA IPコアの紹介 2.8. 他のEDAツールの統合 2.9. プロジェクトのエクスポート、アーカイブ、および移行 2.10. コンパイル結果に影響を与える要因 2.11. プロジェクト管理のベスト・プラクティス 2.12. APIのスクリプト 2.13. プロジェクト管理の改訂履歴
2.2. 基本的なプロジェクト情報の表示 x
2.2.1. Project Reportsトの表示 2.2.2. プロジェクト・メッセージの表示
2.2.2. プロジェクト・メッセージの表示 x
2.2.2.1. メッセージの抑制 2.2.2.2. メッセージ抑制方法
2.4. Project Settingsの管理 x
2.4.1. Project Settingsの最適化
2.4.1. Project Settingsの最適化 x
2.4.1.1. Design Space Explorer IIの最適化 2.4.1.2. プロジェクト・リビジョンによる最適化 2.4.1.3. プロジェクトのコピー 2.4.1.4. コンパイラー・アサインメントのコピー（バック・アノテーション）
2.5. ロジック・デザイン・ファイルの管理 x
2.5.1. デザイン・ライブラリーの組み込み
2.5.1. デザイン・ライブラリーの組み込み x
2.5.1.1. デザイン・ライブラリーの指定
2.7. インテル® FPGA IPコアの紹介 x
2.7.1. IP Catalog とパラメーター・エディター 2.7.2. IPコアの生成 (インテルQuartus Primeプロ・エディション) 2.7.3. IPバリエーションの変更 2.7.4. 期限切れのIPコアのアップグレード 2.7.5. インテル® FPGA IPコアのシミュレーション 2.7.6. その他のEDAツールでのIPコアの合成 2.7.7. HDLでの直接インスタンス化 2.7.8. IEEE 1735暗号化規格のサポート
2.7.1. IP Catalog とパラメーター・エディター x
2.7.1.1. パラメーター・エディター 2.7.1.2. IPカタログへのIPコアの追加 2.7.1.3. IPの一般設定 2.7.1.4. インテル® FPGA IP コアのインストールとライセンス取得
2.7.2. IPコアの生成 (インテルQuartus Primeプロ・エディション) x
2.7.2.1. IP コア生成の出力 ( インテル® Quartus® Prime プロ・エディション) 2.7.2.2. IPコアの生成のスクリプト化
2.7.4. 期限切れのIPコアのアップグレード x
2.7.4.1. コマンドラインでのIPコアのアップグレード 2.7.4.2. 別のデバイスへのIPコアの移行 2.7.4.3. IPまたはPlatform Designerシステムのアップグレードに関するトラブルシューティング
2.7.5. インテル® FPGA IPコアのシミュレーション x
2.7.5.1. 生成されるシステム・シミュレーション・ファイル 2.7.5.2. IPシミュレーションのスクリプティング
2.7.5.2. IPシミュレーションのスクリプティング x
2.7.5.2.1. 組み合わせたシミュレーターのセットアップ・スクリプトの生成
2.7.7. HDLでの直接インスタンス化 x
2.7.7.1. トップレベルVerilog HDLモジュールの例 2.7.7.2. トップレベルVHDLモジュールの例
2.9. プロジェクトのエクスポート、アーカイブ、および移行 x
2.9.1. コンパイル・データベースのエクスポート 2.9.2. プロジェクトのアーカイブ 2.9.3. 外部リビジョン・コントロールの使用 2.9.4. オペレーティング・システム間でのプロジェクトの移行
2.9.1. コンパイル・データベースのエクスポート x
2.9.1.1. バージョン互換のデザイン・コンパイル・データベースのエクスポート 2.9.1.2. バージョン互換のデザイン・コンパイル・データベースのインポート 2.9.1.3. デザイン・パーティションのエクスポート
2.9.2. プロジェクトのアーカイブ x
2.9.2.1. 手動でアーカイブへのファイルの追加 2.9.2.2. サービス依頼のためのプロジェクトのアーカイブ
2.9.3. 外部リビジョン・コントロールの使用 x
2.9.3.1. 外部リビジョン・コントロールに含めるファイル
2.9.4. オペレーティング・システム間でのプロジェクトの移行 x
2.9.4.1. デザインファイルとライブラリーの移行 2.9.4.2. デザイン・ライブラリーの移行ガイドライン
2.9.4.1. デザインファイルとライブラリーの移行 x
2.9.4.1.1. 相対パス
2.12. APIのスクリプト x
2.12.1. Project Settingsのスクリプト 2.12.2. Create Revisionのコマンド 2.12.3. Delete Revisionのコマンド 2.12.4. Get Project Revisionsのコマンド 2.12.5. Set Current Revisionのコマンド 2.12.6. プロジェクト・アーカイブのコマンド
2.12.6. プロジェクト・アーカイブのコマンド x
2.12.6.1. プロジェクト・アーカイブの作成 2.12.6.2. アーカイブされたプロジェクトの復元
3. Quartus IIソフトウェアによるデザイン・プランニング x
3.1. Quartus IIソフトウェアによるデザイン・プランニング 3.2. デザイン仕様の作成 3.3. 知的財産コアの選択 3.4. システムデザインにおけるPlatform Designerおよびスタンダード・インタフェースの使用 3.5. デバイスの選択 3.6. 開発キット リソース 3.7. デバイス・プログラミング/コンフィグレーションのプランニング 3.8. 消費電力の見積り 3.9. サードパーティー・シミュレーション・ツールの選択 3.10. オンチップ・デバッグ・プランニングのオプション 3.11. デザイン手法とHDLコーディング・スタイル 3.12. 高速合成の実行 3.13. インテル® Quartus® Primeソフトウェアによるデザイン・プランニングの改訂履歴
3.5. デバイスの選択 x
3.5.1. デバイスの移行プランニング
3.6. 開発キット リソース x
3.6.1. 新しいプロジェクト用の開発キットの指定 3.6.2. 既存プロジェクトの開発キットの指定 3.6.3. EPM240Gのピン・アサインメント
3.9. サードパーティー・シミュレーション・ツールの選択 x
3.9.1. 合成ツール 3.9.2. シミュレーション・ツール 3.9.3. フォーマル検証ツール
3.11. デザイン手法とHDLコーディング・スタイル x
3.11.1. デザイン上の推奨事項 3.11.2. 推奨HDLコーディング・スタイル 3.11.3. メタスタビリティーの管理
4. インテル® Quartus® Prime プロ・エディションへのマイグレーション x
4.1. プロ･エディションのプロジェクト・ファイルを別の位置に保存する 4.2. プロジェクト・アサインメントと制約のアップグレード 4.3. IP コアとQsys システムのアップデート 4.4. 非準拠デザインRTLの更新 4.5. インテル® Quartus® Prime プロ・エディションの改訂履歴
4.2. プロジェクト・アサインメントと制約のアップグレード x
4.2.1. エンティティ名のアサインメントの変更 4.2.2. タイミング制約のエンティティ名の解決 4.2.3. 生成したノード名のアサインメントの確認 4.2.4. LogicLock領域の置換 4.2.5. SignalTap IIロジック・アナライザ・ファイルの編集 4.2.6. サポートされていない機能のアサインメントの削除
4.2.4. LogicLock領域の置換 x
4.2.4.1. Logic Lock領域割り当ての例
4.4. 非準拠デザインRTLの更新 x
4.4.1. Verilogコンパイル・ユニットの確認 4.4.2. Entity Auto Discoveryの更新 4.4.3. 各ライブラリーへ個別に異なるVHDL Namespaceの作成 4.4.4. サポートされていないパラメーター・パッシングの削除 4.4.5. 未定義定数をWYSIWYGのインスタンス化から削除 4.4.6. 非標準のプラグマを削除する 4.4.7. 初期値宣言の前にオブジェクト宣言の実行 4.4.8. SystemVerilogファイルでのSystemVerilog機能の制約 4.4.9. Alwaysブロック内でアサインメントの混合使用の回避 4.4.10. 未接続ポートおよび存在しないポートの仕様の回避 4.4.11. 不正なパラメーター範囲の回避 4.4.12. VerilogおよびVHDLタイプのマッピングの更新
4.4.1. Verilogコンパイル・ユニットの確認 x
4.4.1.1. Verilog HDLコンフィグレーションのインスタンス化
1. インテル® Quartus® Prime プロ・エディションの紹介
2. インテル® Quartus® Prime プロジェクトの管理
3. Quartus IIソフトウェアによるデザイン・プランニング
4. インテル® Quartus® Prime プロ・エディションへのマイグレーション
A. インテル® Quartus® Prime プロ・エディションユーザーガイド

2.11. プロジェクト管理のベスト・プラクティス

インテル® Quartus® Primeソフトウェアは、プロジェクトを設定するためのさまざまなオプションを提供します。 以下のベスト・プラクティスは、プロジェクト・ファイルの効率的な管理と移植性を保証するのに役立ちます。

設定ファイルとプロジェクトファイルのベスト・プラクティス

  • インテル® Quartus® Prime Project File（.qpf）、 インテル® Quartus® Prime Settings File（.qsf）、Quartus IPファイル（.qip）、またはPlatform Designer System File（.qsys）などの インテル® Quartus® Primeデータファイルを編集する場合、非常に注意してください。 これらのファイルのタイプミスはソフトウェア・エラーを引き起こす可能性があります。 たとえば、ソフトウェアは設定や割り当てを無視することがあります。

    すべての インテル® Quartus® Primeのプロジェクト・リビジョンには、GUIに入力するかTclコマンドで追加するさまざまなプロジェクト設定と制約を保持するサポート.qpfが自動的に含まれます。 このファイルには、現在のソフトウェアのバージョン、日付、プロジェクト全体およびエンティティー・レベルの設定に関する基本情報が含まれています。 .qpfと.qsfの依存関係のため、.qsfファイルを手動で編集しないでください。

  • 複数のプロジェクトを同じディレクトリーにコンパイルしないでください。 代わりに、プロジェクトごとに別々のディレクトリーを使用してください。

  • デフォルトでは、 インテル® Quartus® PrimeソフトウェアはText-Format Report Files（.rpt）などのすべてのプロジェクト出力ファイルをプロジェクト・ディレクトリーに保存します。 プロジェクトの出力ファイルを手動で移動する代わりに、プロジェクトのコンパイル設定を変更して別のディレクトリーに保存します。

    これらのファイルを別のディレクトリーに保存するには、Assignments > Settings > Compilation Process Settingsを選択します。Save project output files in specified directoryをオンにして、出力ファイルのディレクトリーを指定します。

プロジェクト・アーカイブとソース管理のベスト・プラクティス

プロジェクトをリビジョン管理用にアーカイブするには、Project > Archive Projectをクリックします。

デザインを開発するときに、 インテル® Quartus® Primeプロジェクト・ディレクトリーにはさまざまなソースファイルと設定ファイル、コンパイル・データベース・ファイル、出力ファイル、およびレポートファイルが含まれています。 アーカイブ機能を使用してこれらのファイルをアーカイブし、後で使用するためにアーカイブを保存したり、リビジョン管理下に置くことができます。

  1. Project > Archive Project > Advancedを選択してAdvanced Archive Settingsダイアログボックスを開きます。
  2. アーカイブするファイルセットを選択します。 たとえば、Rapid Recompileリビジョンでプロジェクトを再作成するために必要なソースファイルとデータベース・ファイルを保存するには、File set > Source control with incremental compilation and Rapid Recompile databaseを選択します。
  3. Addをクリックしてファイルを追加します（オプション）。

アーカイブされたプロジェクトを復元するには、Project > Restore Archived Projectを選択します。プロジェクトを空の新しいディレクトリーに復元します。

IPコアのベスト・プラクティス

  • 独自の.qsys、.ip、または.qipファイルを手動で編集または書き込まないでください。 これらのファイルを作成および編集するには、 インテル® Quartus® Primeソフトウェア・ツールを使用します。
    注: IPコアを生成するときは、ディレクトリー名またはパスにスペースを含むディレクトリーにファイルを生成しないでください。 スペースは、IPコアのパスまたは名前には有効な文字ではありません。
  • IPカタログを使用してIPコアを生成すると、 インテル® Quartus® Primeソフトウェアは.qsys（Platform Designer生成IPコアの場合）または.ipファイル（ インテル® Quartus® Prime プロ・エディションの場合）または.qipファイルを生成します。 インテル® Quartus® Prime プロ・エディションのソフトウェアは、生成された.ipをプロジェクトに自動的に追加します。 インテル® Quartus® Prime スタンダード・エディションのソフトウェアで、.qipをプロジェクトに追加します。.qsysファイルまたは.qipファイルを使用せずに、パラメーター・エディターで生成されたファイル（.vまたは.vhd）をデザインに追加しないでください。 それ以外の場合は、IPアップグレードまたはIPパラメーター・エディター機能を使用できません。
  • 事前にディレクトリー構造をプランニングします。.qsysファイルとその生成出力ディレクトリーの相対パスを変更しないでください。.qsysファイルを移動する必要がある場合、生成出力ディレクトリーに.qsysファイルが残っていることを確認します。
  • プロジェクトの/quartus/libraries/megafunctionsディレクトリーからIPコアファイルを直接追加しないでください。 それ以外の場合、それ以降のソフトウェア・リリースごとにファイルを更新する必要があります。 代わりに、IPカタログを使用し、.qipをプロジェクトに追加します。
  • 古いデバイスファミリーを対象としたRAMまたはFIFOブロック用に インテル® Quartus® Primeソフトウェアが生成するIPファイルを使用しないでください（ インテル® Quartus® Primeソフトウェアではエラーが発生しなくても）。 インテル® Quartus® Primeが古いデバイスファミリー用に生成するRAMブロックは、最新のデバイスファミリー用に最適化されていません。
  • ROM機能を生成する場合、結果の.mifまたは..hexファイルを、対応するIPコアの.qsysまたは.qipファイルと同じフォルダーに保存します。 たとえば、プロジェクトの.mifファイルまたは.hexファイルをすべて同じディレクトリーに移動すると、デザインをアーカイブした後に相対パスの問題が発生します。
  • デザイン内のIPコアまたはPlatform Designerシステムごとにシミュレーション・スクリプトを生成するには、常に インテル® Quartus® Prime ip-setup-simulationユーティリティとip-make-simscriptユーティリティを使用します。 これらのユーティリティは、 インテル® Quartus® PrimeソフトウェアまたはIPバージョンへのアップグレードのための手動アップデートを必要としない単一のシミュレーション・スクリプトを生成します。
関連情報
レベル 2 の表題