インテルのみ表示可能 — GUID: xfn1519832056506
Ixiasoft
インテルのみ表示可能 — GUID: xfn1519832056506
Ixiasoft
2.11.11. Deterministic Latency Interface
イーサネット インテルFPGA IP向けEタイル ハードIP Deterministic Latency Interfaceが使用可能なのは、 100GE or 1 to 4 10GE/25GE with optional RS-FEC and 1588 PTPバリエーションの10G/25Gチャネルに対してInclude deterministic latency measurement interfaceをオンにしたときです。
これらの信号が使用可能なのは、MAC以外のスタックの実行時にデータパスのレイテンシーを測定する場合です。 信号名 |
幅 | 説明 |
---|---|---|
o_tx_dl_async_pulse[ch-1:0] | 1 | 確定的レイテンシーおよびPTPのTXパルス。 選択したチャネルでPTPを実行している場合、この信号のパルスは、PTPリファレンス・ブロックがTX側のトランシーバーで検出されたときに起こります。PTPモードではこの信号を無視できます。これは、PTPロジックはリファレンス・ブロックのタイミングを管理するからです。 選択したチャネルでPTPを実行していない場合、この信号のパルスは、 i_sl_tx_dl_measure_sel[ch-1:0] 信号によります。
|
o_sl_rx_dl_async_pulse[ch-1:0] | 1 | 確定的レイテンシーおよびPTP用のRXパルス。 選択したチャネルでPTPを実行している場合、この信号のパルスは、RX側のトランシーバーでPTPリファレンス・ブロックが検出されたときに起こります。PTPモードではこの信号を無視できます。これは、PTPロジックはリファレンス・ブロックのタイミングを管理するからです。 選択したチャネルでPTPを実行していない場合、この信号は i_sl_tx_dl_measure_sel[ch-1:0] 信号の設定によります。
|
i_sl_latency_sclk[ch-1:0] | 1 | 測定ループ校正クロック。 アサートされると、この信号では遷移信号を駆動します。それには特定チャネル内の確定的レイテンシー回路のTXおよびRX測定ループを介します。 この信号を使用するのは、 i_sl_tx_dl_measure_sel[n] または i_sl_rx_dl_measure_sel[n] がLowの場合のみです。 |
i_sl_tx_dl_measure_sel[ch-1:0] | 1 | TX確定的レイテンシー回線伝搬を測定します。 この信号は、PTPを使用するチャネルには影響しません。これは、この機能はPTPモジュールによって内部制御する必要があるためです。 チャネルの設定をPTPを含まないスタックにすると、この信号を使用して、TX確定的レイテンシー回路を測定モードにすることができます。 測定モードでは、回路によって i_sl_latency_sclk[ch-1:0] からの入力が返されます。リファレンス・ブロックの到着時間はレポートしません。 |
i_sl_rx_dl_measure_sel[ch-1:0] | 1 | RX確定的レイテンシー回線伝搬を測定します。 この信号は、PTPを使用するチャネルには影響しません。これは、この機能はPTPモジュールによって内部制御する必要があるためです。 チャネルの設定をPTPを含まないスタックにすると、この信号を使用して、RX確定的レイテンシー回路を測定モードにすることができます。 測定モードでは、回路によって i_sl_latency_sclk[ch-1:0] からの入力が返されます。リファレンス・ブロックの到着時間はレポートしません。 |