インテルのみ表示可能 — GUID: mxi1519784896032
Ixiasoft
インテルのみ表示可能 — GUID: mxi1519784896032
Ixiasoft
2.11.6. FlexEおよびOTNモードのRXインターフェイス
FlexEおよびOTNバリエーションのイーサネット インテルFPGA IP向けEタイル ハードIP RXクライアント・インターフェイスでは、PCS66インターフェイス・プロトコルを採用しています。
FlexEおよびOTNバリエーションにより、アプリケーションで66bブロックのRX PCSからの読み出しができます。RX MACは迂回します。
RX PCSはソースとして、クライアントはシンクとして受信方向で機能します。
パラメーター名 |
幅 |
説明 |
---|---|---|
o_sl_rx_pcs66_d o_sl_rx_pcs66_d[ch-1:0] o_rx_pcs66_d |
66 (10G/25G) 264 (100G) |
1ブロックに対するTX PCS 66bデータ。
|
o_sl_rx_pcs66_valid o_sl_rx_pcs66_valid[ch-1:0] o_rx_pcs66_valid |
1 | アサートされると、RX PCS 66bデータが有効であることを示します。 |
o_sl_rx_pcs66_am_valid o_sl_rx_pcs66_am_valid[ch-1:0] o_rx_pcs66_am_valid |
1 | アラインメント・マーカー・インジケーター。 アサートされると、RX PCS 66bデータ信号上のブロックがRS-FECコードワード・マーカーとして識別されることを示します。 この信号は、OTN/FLEXEモードで考慮されます。他のモードでは無視しても問題ありません。 |
o_sl_rx_pcs_fully_aligned[n-1:0] o_rx_pcs_fully_aligned o_sl_rx_pcs_fully_aligned |
各チャネルで1ビット | RX PCSでデータの受信準備ができたときにアサートします。 |
66bブロックは、Ethernet 64b/66b規約に従います。各66ブロックの右端の2ビットは2b同期ヘッダーで、残りの64bはデータです。
- FlexEモードでは、データの整列とスクランブルが行われます。
- OTNモードでは、データは整列のみされます。
データが有効なのは、 o_rx_pcs66_valid がHighの場合のみです。o_rx_pcs66_d バスの内容の定義は、 o_rx_pcs66_valid がLowの場合はされません。
PCS66モードのRXインターフェイスのブロックオーダーは、RX PCSインターフェイスと同じです。ブロックの送信は右から左です。コアで受信する最初のバイトは o_rx_pcs66_d[65:0] です。
PCS66モードのRXインターフェイスのビットオーダーは、RX PCSインターフェイスと同じです。ビットの送信は右から左です。コアで受信する最初のバイトは o_rx_pcs66_d[0] です。
o_rx_pcs66_am_valid では、RX PCSからのアラインメント・マーカーの到着を示します。アラインメント・マーカーは o_rx_pcs66_valid にも依存します。 o_rx_mii_validがLowの場合、 o_rx_pcs66_am_valid は無効です。
- FlexEモードでは、 o_rx_pcs66_am _validがHighの場合、 o_rx_pcs66_dは未定義です。これは、アラインメント・マーカーがデスクランブルされないためです。
- OTNモードでは、 o_rx_pcs66_am _validがHighの場合、 o_rx_pcs66_d では、受信したアラインメント・マーカーを表示します。