Eタイル ハードIPユーザーガイド: イーサネット インテルFPGA IP向けEタイル ハードIPおよび EタイルCPRI PHYインテルFPGA IP

ID 683468
日付 5/17/2019
Public
ドキュメント目次

2.12.5.34. Enable RX Pause Frame Processing

オフセット : 0x705

Enable RX Pause Frame Processingフィールド

この表のリセット値は、リセット完了後のレジスター値です。
ビット パラメーター名 説明 アクセス リセット
7:0 en_rx_pause Rx Pauseのイネーブル
1 : 選択したキューのPFCポートをイネーブルします。
  • 電源投入後、このリセットは0に設定されます
  • i_csr_rst_n の後、このレジスターはモジュール・パラメーター flow_control で指定された値に設定されます。
RW 0x1