Eタイル ハードIPユーザーガイド: イーサネット インテルFPGA IP向けEタイル ハードIPおよび EタイルCPRI PHYインテルFPGA IP

ID 683468
日付 5/17/2019
Public
ドキュメント目次

2.11.5. FlexEおよびOTNモードのTXインターフェイス

FlexEおよびOTNバリエーションのイーサネット インテルFPGA IP向けEタイル ハードIP TXクライアント・インターフェイスでは、PCS66インターフェイス・プロトコルを採用しています。

FlexEおよびOTNのバリエーションにより、アプリケーションで66bブロックのTX PCSへの書き込みができます。TX MACは迂回します。

  • FlexEモードでは、PCSのTXエンコーダーも迂回します。
  • OTNモードでは、TXエンコーダーとスクランブラーの両方を迂回します。

クライアントはソースとして機能し、TX PCSは送信方向のシンクとして機能します。

注: イーサネット インテルFPGA IP向けEタイル ハードIP では、OTN機能の暫定サポートを提供しています。詳しくは、最寄りのインテル営業担当者にお問い合わせください。または、Intel Premier Support (IPS) ケースを次のリンクから提出いただけます。https://www.intel.com/content/www/us/en/my-intel/fpga-sign-in.html
表 29.  PCS66 TXインターフェイス信号インターフェイス信号はすべて、TXクロックによってクロッキングされます。信号名は標準のAvalon-ST信号で、わずかな違いによってバリエーションを示します。例 :
  • シングル10GE/25GEチャネルを持つバリアントの場合 : i_sl_tx_pcs66_d
  • 1つ以上のチャネルを持つバリアントの場合 : i_sl_tx_pcs66_d[ch-1:0]
  • シングル100GEチャネルを持つバリアントの場合 : i_tx_pcs66_d

信号名

説明

i_sl_tx_pcs66_d

i_sl_tx_pcs66_d[ch-1:0]

i_tx_pcs66_d

各チャネルで66ビット (10G/25G)

264 ビット (100G)

1ブロックに対するTX PCS 66bデータ。

  • FlexEモードでは、表示されるデータはスクランブルされます。
  • OTNモードでは、データはRS-FECまたはPMAに直接送られます。

i_sl_tx_pcs66_valid

i_sl_tx_pcs66_valid[ch-1:0]

i_tx_pcs66_valid

各チャネルで1ビット アサートされると、TX PCS 66bデータが有効であることを示します。

アサートは、TX PCS 66b ready信号がアサートされたときにしてください。

o_sl_tx_pcs66_ready

o_sl_tx_pcs66_ready[ch-1:0]

o_tx_pcs66_ready

各チャネルで1ビット

TX PCS 66b ready信号。

アサートされると、PCSで新しいデータの受信準備ができていることを示します。

i_sl_tx_pcs66_am

i_sl_tx_pcs66_am[ch-1:0]

i_tx_pcs66_am

各チャネルで1ビット アラインメント・マーカー挿入ビット

FlexEおよびOTNモードでは、この信号をアサートすると、PCSではTX PCSデータ信号に表示されているデータの代わりにアラインメント・マーカーのギャップを許可します。アプリケーションによってブロックが整列マーカーとしてマークされ、スクランブラーによるデータの処理はされません。

図 42. PCS66 TXインターフェイスを使用したデータ送信この図で示しているのは、PCS66 TXインターフェイスを使用して、66bブロックをFlexEおよびOTNモードでTX PCSに直接書き込む方法です。

TXデータは66bブロックとして書き込まれます。ブロックは66bエンコードされ、同期ヘッダービットは右端のビット位置 (ビット1および0) にあると予想されます。

  • FlexEモードでは、PCSによって送信用にブロックのスクランブルとストライプが行われます。
  • OTNモードでは、PCSによって送信用にブロックのストライプのみが行われます。入力データはすでにスクランブルされていると見込まれます。

i_tx_pcs66_valid は次の条件に合致する必要があります。

  • valid信号のアサートは、ready信号がアサートされている場合にのみ行い、ディアサートは、ready信号がディアサートされている場合にのみ行います。
  • 2つの信号は1から10サイクルのまでの固定レイテンシーで間隔を空けます。
  • valid信号がディアサートされたら、 i_tx_pcs66_d を一時停止してください。

PCS66モードのTXインターフェイスのブロックオーダーは、TX PCSインターフェイスと同じです。ブロックの送信は右から左です。インターフェイスから送信される最初のバイトは i_tx_mii_d[65:0] です。

PCS66モードのTXインターフェイスのビットオーダーは、TX PCSインターフェイスと同じです。ビットの送信は右から左です。インターフェイスから送信される最初のビットは i_tx_pcs66_d[0] です。

図 43. アラインメント・マーカーの挿入

PCS66 TXインターフェイスをFlexEモードに使用すると、アラインメント・マーカー挿入のタイミングをファブリックから制御できます。わずかな違いがありますが、同じ操作が*_sl*バージョンのポートで実行できます。

  • 100Gチャネル用。この信号によってアラインメント・マーカーが挿入されます。
  • 10G/25Gチャネル用。この信号により、サイクルはPCS処理に対して無効として扱われます (スクランブルは変更されません) 。

FlexEモードでは、アラインメント・マーカー挿入のタイミングは非常に厳格です。アラインメント・マーカーの遅延には、イーサネット・リンクの中断が必要です。有効なサイクルを使用してアラインメント・マーカーをカウントします。 i_tx_pcs66_valid がLowの場合、アラインメント・マーカー・カウンターおよび入力はフリーズさせてください。

  • 100Gリンクでi_tx_pcs66_am がHighのままに保たれるサイクル数は5サイクルです。
  • 100Gリンクのam期間のサイクル数は、通常、シミュレーションで315、ハードウェアで81915です。

OTNストリームには、独自のアラインメント・マーカーが含まれていると予想されます。FEC付きOTNモードでは、 i_tx_pcs66_am をアサートして、アラインメント・マーカーの位置を示してください。FECなしのOTNモードでは、 i_tx_pcs66_am はオプションであり、信号をLowに接続できます。

表 30.  PCS Direct、FlexE、およびOTNモードのアラインメント・マーカーの挿入
モード AM挿入ビット AM日付挿入 AMサイクルのTXデータ スクランブラー 64b/66bエンコーディング/デコーディング
PCS Direct ユーザー主導 PCSにより実行 無視 イネーブル イネーブル
FlexE ユーザー主導 PCSにより実行 無視 イネーブル ディスエーブル
OTN ユーザー主導 ユーザーにより実行 AMデータ 迂回 ディスエーブル