インテルのみ表示可能 — GUID: mcn1396968161788
Ixiasoft
4.2.4.2. アドバンスト・パラメータを有するダイナミック位相コンフィギュレーション
ALTPLL IPコアで取得することができる最高の位相シフト・ステップ分解能は、VCO周期の1/8です。VCO周波数がサポートされるVCO範囲の下限である場合、位相シフト・ステップ分解能はデザインに適したものよりも大きくなることがあります。
位相シフトの分解能は、PLLのダイナミック位相リコンフィギュレーション機能を使用して変更することができます。ダイナミック位相リコンフィギュレーション機能を有効にせずに位相シフトの分解能を変更する場合は、以下の手順を実行します。
- ALTPLLインスタンスを作成します。必ずターゲット・デバイスのスピード・グレードとPLLタイプを指定してください。
- PLL Reconfigurationページで、Create optional inputs for dynamic phase reconfigurationとEnable phase shift step resolutionをオンにします。
- Output Clocksページで、必要な出力クロックごとに所望の位相シフトを設定します。表示されるすべての内部PLL設定に留意してください。
- Bandwidth/SSページで、More Detailsをクリックして内部PLL設定を確認します。表示されるすべての設定に留意してください。
- Inputs/Lockページで、Create output file(s) using the ‘Advanced’ PLL Parametersをオンにします。
- PLL Reconfigurationページに戻り、Create Optional Inputs for Dynamic Phase Reconfigurationをオフにします。
- Finishをクリックして、PLLのインスタンス・ファイルを生成します。
アドバンスト・パラメータを使用している場合、PLLのラッパー・ファイル（< ALTPLL_instantiation_name >.vまたは< ALTPLL_instantiation_name >.vhd）はPLLパラメータを識別することが可能なフォーマットで書かれます。パラメータは、VHDLファイルのGeneric Mapセクション、またはVerilogファイルのdefparamセクションにリストされます。
- PLLのインスタンス・ラッパー・ファイルを開き、Generic Mapセクションまたはdefparamセクションのいずれかを検索します。
- 手順3と4で留意した設定に合うよう設定を変更します。
- PLLインスタンス・ラッパー・ファイルを保存し、デザインをコンパイルします。
- コンパイル・レポートのFitterフォルダ内、ResourceセクションにあるPLL Usageレポートで、出力クロック周波数および位相が正しいことを確認します。
この手法を使用して、デザインの設定を最適化するために、ALTPLL IPコア・パラメータ・エディタで提供される有効なPLLパラメータを適用することができます。
Advanced PLL Parametersオプションを使用してPLLラッパー・ファイルの編集を手動で行わない場合、ダイナミック・フェーズ・リコンフィギュレーション・オプションをイネーブルにした状態で関連する入力ポートのphasecounterselect[3..0]、phaseupdown、phasestepおよびscanclkを定数に接続するという別の方法もあります。
関連情報